芯片的识别
该勘误表适用于意法半导体的STM32F101xC/D/E基本型和STM32F103xC/D/E增强型大容量系列中的Z版本芯片。该芯片系列集成了ARM™ 32位Cortex®-M3内核，本文中也包含内核的勘误信息(详见第一章)。
表2列出了所有的产品型号。表1列出了本文涉及产品的识别：
; r" i; Y. f2 c: y  s● 通过芯片封装上产品标识下的版本号
● 通过包装盒标签上的产品标识的最后3个数字


- m! I/ T  ]# v& W8 E0 c- N; [9 u

8 }4 i# k$ z9 P3 w, j) S" t9 U
0 p' B( ~) y$ n5 S
1. DBGMCU_IDCODE寄存器中REV_ID位指明芯片的版本号(关于版本号的详情，参见STM32F10xxx参考手册)
2. 关于在不同芯片封装上识别版本号，请参考附录A：产品上版本号标示。

4 p4 ]6 [4 O+ a
5 E, p' y3 a" E/ c2 G: L
- i6 a+ z8 h$ }
! U2 x( J4 [, H* f) O

: x# b& q0 z& p3 v) Y* x! K1 ARM™ 32-bit Cortex®-M3 的使用限制
STM32F10xxx内核的勘误可以从如下网址获得：
& H" C4 c) E' |http://infocenter.arm.com/help/index.jsp?topic=/com.arm.doc.eat0420a/
还有一个勘误PDF文档的直接链接地址：
http://infocenter.arm.com/help/topic/com.arm.doc.eat0420a/Cortex-M3-Errata-r1p1-v0.2.pdf
描述的所有限制对应用的影响都很小，并且是针对Cortex-M3内核中的r1p1-01rel0版本。下表列出了这些局限性和它们对STM32F10xxx大容量产品所产生的影响。
表3 Cortex-M3核心局限性和对微控制器的影响
7 Z, t. {; f% C' P


! A# Y8 I8 ?, l9 b# ?5 Q4 s
$ s% t4 t8 o- T4 ]. T

8 c& M# n7 t" s& E1.1 Cortex-M3的局限性在STM32F10xxx大容量产品的影响
只有下面涉及的局限性才对STM32F10xxx大容量产品的实现产生较小的影响。
0 r' @2 J: G" }8 o在ARM的勘误文档中所有其它的局限性(在 表3列出)，对STM32F10xxx大容量产品(Cortex-M3 r1p1-01rel0)没有影响，也与STM32F10xxx大容量产品的实现无关。
) c! {. K5 H4 g' @1.1.1 Cortex-M3在中断或访问失效时，LDRD列表中的基址操作可能导致不正确的基址寄存器内容
问题描述
  r0 h9 q5 r$ [& p' A/ X3 \  P从系统总线区执行LDRD指令时，当在一个列表中的基址寄存器出现下述形式的指令时，Cortex-M3核心有一个缺陷：LDRD Ra, Rb, [Ra, #imm]。在加载了第一个目标寄存器后，可能因为加载第二个寄存器完成之前的中断，或因为加载第二个寄存器而产生总线失败时，不能完成指令的执行。
* e  r* b3 H0 C6 P% u
: t9 ]1 O1 v( D! _7 i
暂时解决办法
- Q& \: X" n' r0 Y1. 当STM32F10xxx以标准的形式——从内置闪存存储器运行代码时，这个局限性不影响STM32F10xxx的运行。
% u$ j9 F% p$ k1 P2. 使用最新的编译器版本，从本文档发布之日起，编译器将不再产生这样的指令。同时，可以向你的编译器供应商索取”扫描工具”，它可以用于在早期版本编译器产生的代码中，检测这样的指令。


1.1.2 Cortex-M3事件寄存器没有被中断和调试设置
5 c  @) j  W* g! y2 {% P& k问题描述
当中断与一个WFE相关，而在WFE执行之前产生了这个中断时，不能设置用于WFE唤醒事件的事件寄存器，该事件会被丢失。因此，当执行WFE时，如果没有其它事件或中断发生时，核心不能被唤醒。STM32F101xCDE和STM32F103xCDE勘误手册
暂时解决办法
& W% Z; ?8 j6 \, Z; J9 G配置一个外部的或内部的EXTI线为事件模式，使用STM32F10xxx的外部事件，代替中断去把核心从WFE唤醒。

/ c1 {: S3 c" `5 D3 F, s9 \6 z, V
1.1.3 Cortex-M3的BKPT在调试监控模式下可以导致DFSR不匹配
, O5 v$ M& m3 `* r问题描述
. d( }3 z$ H6 a  \$ b在调试监控模式下有可能执行BKPT指令，这会产生调用调试监控程序，但是在地址0xE000ED30的调试失效状态寄存器(DFSR)的位1并没有被设置，该位指示调用调试监控程序的源头是BKPT指令。
  I5 Z9 I. Z% u这个现象仅仅出现在即将执行BKPT之前，正要处理中断而不是调试监控的时候。
: G/ [3 o/ s4 u" x9 ?3 B/ N3 D# W9 C暂时解决办法
$ v; ~: W( ~5 v6 O( c如果在进入调试监控程序时，DFSR寄存器中没有任何标志位，则表示出现了这种极端情况，即在调试监控模式下执行了BKPT指令。

4 g9 L+ q2 G* T+ B2 F1 `/ b
/ e7 ~. K4 u1 N, W: U, _1.1.4 Cortex-M3可能在使用SLEEPONEXIT功能时，在单指令的ISR中停止
- o7 r; G- j: O* x9 N  {8 a问题描述
如果使用了Cortex-M3的SLEEPONEXIT功能，并且涉及到的中断服务程序(ISR)仅包含一条指令，则核心会停止。如果只用一个中断有效，而且这个中断被一个仅包含一条指令的中断处理程序所抢断时，核心将会停止。
4 c( |' e) l9 T但是，如果任何新的中断能够造成抢断当前的中断处理程序，则核心恢复正常。
( p- ^- T5 V% W# `. _暂时解决办法
这个现象不会发生在真实地应用系统中，因为任何中断服务程序至少会包含一条以上的指令。如果确实只有一条指令，可以在退出指令(BX或BLX)之前插入一个NOP或任何其它指令。
6 Z: O* k6 j4 T1 d) `  g
1 R( E* e$ E8 R5 o* T# L$ q5 C# T% J
2 STM32F10xxx 芯片的使用限制
. N  e' w6 ~7 J1 g; J" Z8 x下表是所有已经发现的局限性概览：

7 B5 U# r; ]# `+ W# l  u* S



- D' n7 K) j% B: i- _! i5 s
2.1 在ADC输入0上的电压毛刺
. Q" s4 v! }" S3 U问题描述
当以注入触发进行ADC转换时，在PA0引脚(ADC输入0)上，可能会产生一个低振幅的电压毛刺。这个毛刺是由内部耦合和同步到注入序列的开始和结束产生的，与要转换的通道无关。
* {8 U+ h! n) t毛刺的振幅低于150mV，典型的持续时间是10ns(在I/O引脚配置为高阻输入并悬空时测量的)。如果PA0是作为数字输出，这将不会影响到输出信号。如果PA0是配置为数字输入，只要驱动PA0的另一端的阻抗低于5kΩ，这个毛刺将不会被检测为意外的转换。在单ADC配置时，这个毛刺不会对端口A的其它引脚产生影响，也不会对ADC注入转换的结果产生影响。
当使用ADC的双模式，并使用注入触发时，为了避免任何可能的副作用，建议分配模拟通道时，把通道0配置为注入通道。

: t" c: w5 L, @
" t% v+ @; M) ~7 O
1 u* C$ q. c6 y" f1 x; }- K
' M" |$ {: ]% P2 i1 F
9 n: [! C7 R  [, z- F2 g完整版请查看：附件
( Z7 A+ c: E. k1 r/ V7 ^

5 F4 X! Y/ H+ o