Cortex M3内核支持256个中断，其中包含：
16个内核中断
240个外部中断
' R+ D" O1 ^8 y  z: _( }5 r; i并且具有256级可编程中断设置
* D+ s% n3 l3 p0 Y
. _5 }  }& N8 `  zSTM32F1并没有使用Cortex M3的全部

STM32有84个中断，其中包括：
0 b7 W2 t9 ^6 n! C/ o; k4 F16个内核中断
# i3 b8 h- l' O$ l/ g/ W) H8 O; j1 Z68个外部中断（可屏蔽中断）

# p! d2 G1 Z! m2 Q0 Y! y4 i1 d$ A- lSTM32F103系列只有60个可屏蔽中断
- {, J" f# G8 F2 W0 Y

中断优先级分组
6 A/ s8 Y( }( R- A6 E0 m" d- h1 c首先，对STM32中断进行分组（在系统初始化时就分好组），组0~4.同时，对每个中断设置一个抢占优先级和一个响应优先级值
9 w+ V9 ^6 b1 L/ R- e# E5 @
$ A$ K4 J" E. ~7 v) b4 G, p7 T分组配置是在寄存器SCB->AIRCR中进行配置

) T& b; \, x. G+ p/ E
" t+ J9 V* k1 v  t8 g" x, S: e& i
0 M; b( _: p: D2 Z/ g* C在SCB的AIRCR寄存器的8到10位可以对中断进行分组
: }/ j1 Z9 X2 ~# J2 _: R
假设被分到组2，意味着每个中断可以设置2位抢占优先级，2位响应优先级

& W% L, E0 q2 F7 t% c对于每个中断，他有一个IP寄存器，4到7位，相当于一共4个位可以用来设置抢占和响应
. _+ {# {  J) z1 S- D: E7 I# M
STM32F103具有16级可编程的中断优先级，为什么是16级呢？

因为4个位可以用来设置抢占和响应

" W$ R$ B+ z+ S  J& W# T% L2的4次方就是16

  q) @8 O) z( J9 f3 L$ M7 F& m9 M抢占优先级与响应优先级的区别
抢占优先级是指，两个中断，抢占优先级谁高，谁就可以抢占另外一个正在执行的中断，可以打断

例如A中断的抢占优先级为0（优先级高），B中断的抢占优先级为3（低优先级），B正在发生，正在执行B中断的中断服务函数，如果A发生了，那么A是可以打断B的，执行完了再回去B

抢占优先级相同的中断，高响应优先级的中断不可以打断低响应优先级的中断

抢占优先级相同的中断，当两个中断同时发生时，哪个的优先级高，哪个就先执行
0 d; C* e4 I9 ^' s- o, f0 C2 K1 t
中断优先级分组函数
/ c$ E' Y6 ~( ~1 zmisc.c
, m: Q/ l) I$ }* T" |
1 P9 S4 L: N+ F0 H* a
& s7 q+ K+ {: ^) |$ \' [# _
1 v: r! A* ?, F
. e' @; R& Y! m) c; m" O
中断优先级设置寄存器
core_cm3.h

  u$ z; ^( o! W. K
' w/ V7 H4 o( _
8 K. ^6 Z+ A* H7 t4 r可以看到，有240个IP寄存器，即Interrupt Priority Register

240个8位寄存器，每个中断使用一个寄存器来确定优先级
% [/ P3 u1 `+ y" r  B( p
5 L. T' w: A; U- L4 }1 x+ rSTM32F10x系列一共60个可屏蔽中断，使用IP[59]~IP[0]
+ c9 t7 Q( ?$ a, s9 G# f
' [3 H) T$ t! \/ ~& h: ^  x
* e3 O5 O/ U9 t% h
2 Y' C5 r. O( y( c+ P* t# i
NVIC初始化
( a2 _. ]7 S- umisc.c



9 o, u" r) K7 c8 _: xmisc.h

7 q- v$ E! R( T2 n8 v
. `$ |6 |6 K& h



  |* b4 m0 @" a' e+ |/ D
中断使能寄存器ISER寄存器
& O3 D, l0 T# I: D0 a5 O2 h. cISER[8]用于使能中断，共有8个32位寄存器

- ], Z: g) F0 l# C" e4 E32位的寄存器，每个位控制一个中断的使能
( `# G2 g8 b  `7 |
STM32F10x只有60个可屏蔽中断，因此只能收了第1个和第2个寄存器，即ISER[0]和ISER[1]

ISER[0]的bit 0~31分别对应中断0~31

8 A) F2 V, ^" _1 s7 S/ d. w( lISER[1]的bit 0~27分别对应中断32~59

中断失能寄存器ICER寄存器
2 q/ M' x9 W; V% mICER[8]
- {9 _1 B) [. r
其余上同
, g3 C% t- P, E' s; u& N- d1 J
* {) F: m  S! e" D. T/ r& Y( \" \) i, t中断挂起控制寄存器ISPR
8 h5 q& Q, F, X  W) hISPR[8]
9 p' T0 b4 O# I8 w  i& w
- T. P; w5 Y, j3 I1 G! Y( I
, X, Z5 E( S& M$ J- y. O' X

中断解挂控制寄存器ICPR
ICPR[8]
/ E: Z+ z- E0 ]5 Z8 f/ J( D$ B9 h2 y% m
$ p# c/ ?( R, n- n1 \+ j. J0 v

: O9 k9 U* j1 Q1 G5 }! P中断激活标志位寄存器组IABR
IABR[8]

( m) ^5 A1 L/ V2 G* Z只读，通过读取该寄存器可以知道当前执行的中断是哪一个，如果对应的位为1，则说明该中断正在执行

. E; F& Z( E: D; c* l
7 W2 J8 h2 z( c
中断配置步骤总结
1. 首先设置中断优先级分组，确定系统的分组级别，知道有几位抢占优先级和几位响应优先级可以设置（这里只需要设置一次）

- t( j; C9 y8 @. \! J( _; D7 j2. 针对每个中断，调NVIC_init函数，给定想要的抢占优先级和响应优先级，对中断进行设置

3. 如果需要挂起或解挂，查看中断当前的激活状态，调用相关函数即可

+ m9 p5 t" L( d! U5 h! I
举例：
7 W3 x6 m% V( \6 wmain.c
9 k( N, m1 g+ P0 F* B; u
2 M& X( b& u  o/ L( S  U7 g5 L1 P/ {3 Y
" N3 j2 b. C( J% D$ a1 a
: ^, W, u5 }, k. A$ ] exit.c
" c4 P9 }0 G+ F, [; o0 `# [
, M- ~0 i$ u* U$ G2 S2 Z( v5 U' h, N
" J3 r3 a) A7 ?2 B: T) D/ i* O
————————————————
) ]! ~8 `: H% N! Z7 ~, g版权声明：CodeForCoffee
6 s9 W- y, Z2 u
" G0 \/ H1 b2 U