Cortex M3内核支持256个中断，其中包含：
* c% n& s( g7 t16个内核中断
2 O" z% _- R5 d7 o240个外部中断
并且具有256级可编程中断设置
0 D, Z: e7 x' C/ E+ C: N5 n, U  |5 X1 }
STM32F1并没有使用Cortex M3的全部

! t: q( {7 n/ y5 s+ l  I# ]STM32有84个中断，其中包括：
5 n, {" l4 c$ F# E. S2 X16个内核中断
, b" S& M% J! {: m1 T+ w) a9 c- l68个外部中断（可屏蔽中断）
3 I$ ^4 h) T( ]: F* }# g
7 S& J! u! {  {STM32F103系列只有60个可屏蔽中断
1 G% ]) r" k4 b5 I- P% W' A- t

中断优先级分组
首先，对STM32中断进行分组（在系统初始化时就分好组），组0~4.同时，对每个中断设置一个抢占优先级和一个响应优先级值
7 H' K$ _4 N& U
分组配置是在寄存器SCB->AIRCR中进行配置

; M: C9 X0 p8 X0 ]7 _

在SCB的AIRCR寄存器的8到10位可以对中断进行分组

2 ]# g; Y2 }& ]) _/ R. p假设被分到组2，意味着每个中断可以设置2位抢占优先级，2位响应优先级

' P+ u1 z3 `/ S* ?- N对于每个中断，他有一个IP寄存器，4到7位，相当于一共4个位可以用来设置抢占和响应
" A8 |; m  f/ w5 k+ F
: h: _* x! v8 I9 l3 }' ~STM32F103具有16级可编程的中断优先级，为什么是16级呢？

因为4个位可以用来设置抢占和响应

) G8 g! K9 s3 U2的4次方就是16
6 {" N% Q" i8 z- i% L& k
% `2 Z% m. K- i; r3 E抢占优先级与响应优先级的区别
抢占优先级是指，两个中断，抢占优先级谁高，谁就可以抢占另外一个正在执行的中断，可以打断

例如A中断的抢占优先级为0（优先级高），B中断的抢占优先级为3（低优先级），B正在发生，正在执行B中断的中断服务函数，如果A发生了，那么A是可以打断B的，执行完了再回去B

抢占优先级相同的中断，高响应优先级的中断不可以打断低响应优先级的中断
$ L! d* c9 I! O
4 `* C9 j" i7 H, q1 Z抢占优先级相同的中断，当两个中断同时发生时，哪个的优先级高，哪个就先执行
  q: o( n) e2 y! C/ H6 i
中断优先级分组函数
misc.c

* Z9 {7 l& f- `; b  v
6 X$ b8 c2 B, N! J( L- W

  v; v1 h4 G9 N: m) C
中断优先级设置寄存器
core_cm3.h
0 c# I% P6 u; C
1 X" n! Q4 T: I, P; h
- C4 J9 r0 p! o$ \9 w# P/ K+ V
0 ]! a- c6 q( @2 y$ r' D$ y可以看到，有240个IP寄存器，即Interrupt Priority Register

240个8位寄存器，每个中断使用一个寄存器来确定优先级
7 m4 H/ a( g- M6 @5 s
0 R% @1 M8 q# M7 a, I5 B0 E. B5 ^# wSTM32F10x系列一共60个可屏蔽中断，使用IP[59]~IP[0]



) q( ?* b" [# ~2 x- W# e/ ^4 K
NVIC初始化
misc.c
: ~2 _/ u; k. Y5 m9 ~5 m3 H7 ~
6 W9 G$ K9 k8 g9 |% g, q9 N5 ^
  H7 M4 c0 y" x2 z3 t
misc.h

7 v) }, n3 T3 Y7 U( y7 _
1 [" v& r8 @; x, x* b' [




* A' V7 e( U5 \  a中断使能寄存器ISER寄存器
ISER[8]用于使能中断，共有8个32位寄存器
7 v) b% C7 e4 z1 l/ }
) f7 J. N! ^; k! R$ F32位的寄存器，每个位控制一个中断的使能

+ R3 R0 L7 ]% e: p4 ?7 jSTM32F10x只有60个可屏蔽中断，因此只能收了第1个和第2个寄存器，即ISER[0]和ISER[1]

+ W4 T3 q  I" a4 o1 jISER[0]的bit 0~31分别对应中断0~31

ISER[1]的bit 0~27分别对应中断32~59

: d1 p8 @4 c+ A4 ~中断失能寄存器ICER寄存器
. O( y0 V& X0 WICER[8]

# q" m& a. C# s! J. A3 B其余上同

* P2 X: {3 G( X( B/ ^- m3 [中断挂起控制寄存器ISPR
. h2 c; V7 Z5 H- o2 Q: T# d2 H' m; U8 RISPR[8]


8 h6 ?( o0 v8 ]) v, ~  Q

1 t0 U8 w! W. e8 X, r中断解挂控制寄存器ICPR
ICPR[8]

# K% i- E( j7 B  f0 s" d
. K5 s% t% o' s: n0 a2 v% @* _
) u- Q; j+ \8 Q5 l4 p' c中断激活标志位寄存器组IABR
IABR[8]

( S4 [' u- r8 q. z$ y7 r只读，通过读取该寄存器可以知道当前执行的中断是哪一个，如果对应的位为1，则说明该中断正在执行
# @6 W; Q. p  M6 J6 e5 j


9 R0 I: o8 k% u- I2 L 中断配置步骤总结
: @" U1 J; N1 ]: b" Q% s1. 首先设置中断优先级分组，确定系统的分组级别，知道有几位抢占优先级和几位响应优先级可以设置（这里只需要设置一次）

2. 针对每个中断，调NVIC_init函数，给定想要的抢占优先级和响应优先级，对中断进行设置

3. 如果需要挂起或解挂，查看中断当前的激活状态，调用相关函数即可
% ?7 _+ T& x0 {

- z5 p# v5 D& B$ G3 T+ n; L举例：
main.c
3 z6 X, D' C" y2 f
/ {! h3 O* D1 D. ]' w
/ f2 F8 [, J  I' H5 C4 G; V
9 P5 u8 B* ?& Y8 d exit.c
2 {6 d6 w9 k( l+ D" T
0 _6 B+ S8 B& W: U

' g$ j: x4 p0 a4 [6 A5 S- T————————————————
* i) z0 m) }7 c9 C版权声明：CodeForCoffee

8 Q; U; I( P$ i6 @9 R
4 R# y$ K0 Y/ A8 p$ W9 X4 I+ [