你的浏览器版本过低,可能导致网站不能正常访问!
为了你能正常使用网站功能,请使用这些浏览器。

STM32 NVIC与中断控制

[复制链接]
STMCU小助手 发布时间:2022-12-29 17:00
STM32 NVIC与中断控制学习( K: y, x9 J  [+ g9 {$ ^- j
NVIC全称向量中断控制器,NVIC 共支持 1 至 240 个外部中断输入(通常外部中断写作 IRQs)。NVIC 还支持一个“永垂不朽”的不可屏蔽中断(NMI)输入。NVIC 的访问地址是 0xE000_E000。所有 NVIC 的中断控制/状态寄存器都只能在特权级下访问。不过有一个例外——软件触发中断寄存器可以在用户级下访问以产生软件中断。所有的中断控制/状态寄存器均可按字/半字/字节的方式访问。此外,有几个中断屏蔽寄存器也与中断控制密切相关,它们是第三章中讲到的“特殊功能寄存器”,只能通过 MRS/MSR及 CPS 来访问。9 D! d6 }; c6 H( E
$ V8 n+ W5 e7 y+ a- k
中断配置基础
* H2 @! w( _/ n. y, P0 ^$ I2 G每个外部中断都在 NVIC 的下列寄存器中“挂号”:. M& }" w& K$ W4 `
使能与除能寄存器
1 u  Y' F0 O9 ]悬起与“解悬”寄存器
( z8 K' T0 W, i/ t优先级寄存器
0 O7 m* k2 v  o5 @! m活动状态寄存器
3 {  ]! _/ [: n3 }- v) `! a
中断的使能与除能中断的使能与除能分别使用各自的寄存器来控制,CM3 中可以有 240 对使能位/除能位,每个中断拥有一对。这240 个对子分布在 8 对 32 位寄存器中(最后一对没有用完)。欲使能一个中断,你需要写 1 到对应 SETENA 的位中;欲除能一个中断,你需要写 1 到对应的 CLRENA 位中;如果往它们中写 0,不会有任何效果。通过这种方式,使能/除能中断时只需把“当事位”写成1,其它的位可以全部为零。再也不用像以前那样,害怕有些位被写入0 而破坏其对应的中断设置(写 0 没有效果),从而实现每个中断都可以自顾地设置,而互不侵犯——只需单一的写指令,不再需要读‐改‐写。如上所述,SETENA 位和 CLRENA 位可以有 240 对,对应的 32 位寄存器可以有8 对,因此使用数字后缀来区分这些寄存器,如 SETENA0, SETENA1…SETENA7,如表 8.1 所示。但是在特定的芯片中,只有该芯片实现的中断,其对应的位才有意义。因此,如果你使用的芯片支持 32 个中断,则只有SETENA0/CLRENA0 才需要使用。SETENA/CLRENA 可以按字/半字/字节的方式来访问。又因为前 16 个异常已经分配给系统异常,故而中断 0 的异常号是 16。
* Y. y0 V2 M  u2 Z
$ S/ ~- T/ T7 b# B9 }3 Y
ba82ea5527534e779a8be89abf0b59c3.png
' N, H3 z5 s2 P, n) w' M4 v

' z2 J$ l" J  @中断的悬起与解悬
3 k: ?  Z. |( D: b* F如果中断发生时,正在处理同级或高优先级异常,或者被掩蔽,则中断不能立即得到响应。此时中断被悬起。# j: f/ [( e9 A, J5 v
中断的悬起状态可以通过“中断设置悬起寄存器(SETPEND)”和“中断悬起清除寄存器(CLRPEND)”来读取,还可以写它们来手工悬起中断。悬起寄存器和“解悬”寄存器也可以有 8 对,其用法和用量都与前面介绍的使能/除能寄存器完全相同。8 R# a9 K& V1 i! g' J/ ?% a! ^# }
  s2 ?* M2 u" k" X' e, W
8794fa80a10448b1bd24cd29a4278a8e.png
2 L+ a4 \, m' t+ @
0 m; z5 _7 W# R0 ]
优先级
8 ^) R+ y% n: S( T每个外部中断都有一个对应的优先级寄存器,每个寄存器占用 8 位,但是允许最少只使用最高 3 位。4 个相临的优先级寄存器拼成一个 32 位寄存器。如前所述,根据优先级组设置,优先级可以被分为高低两个位段,分别是抢占优先级和亚优先级。优先级寄存器都可以按字节访问,当然也可以按半字/字来访问。有意义的优先级寄存器数目由芯片厂商实现的中断数目决定。
- i; ]7 F% s4 Q* o+ z% |; Y: j: ?3 n4 t1 p
236a6aa8042d40a593a2b76c0b3ecb9c.png * p1 a, b, H. A5 L% A! w" V5 f
, P+ l% m) t) G% \- a. B- j* k. h
活动状态

2 {; O- q# \1 g6 I0 e- t1 [) g/ y每个外部中断都有一个活动状态位。在处理器执行了其 ISR 的第一条指令后,它的活动位就被置 1,并且直到 ISR 返回时才硬件清零。由于支持嵌套,允许高优先级异常抢占某个ISR。然而,哪怕一个中断被抢占,其活动状态也依然为 1(请仔细琢磨前文讲到的“直到 ISR返回时才清零)。活动状态寄存器的定义,与前面讲的使能/除能和悬起/解悬寄存器相同,只是不再成对出现。它们也能按字/半字/字节访问,但他们是只读的。
7 m4 q/ f- H7 n( B, {/ [+ K/ u" p9 P+ n* k" y4 G5 ?
30101b011f26409cb60809d807d93cf2.png ; d8 v, A# B/ D( L! n
( D. T/ i, j6 E0 B/ P
这里提一下这个优先级分组,这个优先级分组寄存器SBC->AIRCR作用就是指定NVIC中抢占优先级和次优先级分别占几位,如果是grop1,那么就表示抢占优先级占1位,子优先级占3bit
6 E" j0 P* g5 ^" X
4 `1 K. e) t0 `& G
c4f1b550fd464ebfa00b791505ed73f0.png
( O2 g  e  l+ c' P% Y) Y- U6 g9 B5 ?; x$ F! V4 m
两个重要的库文件:core_cm4.h和misc.c
- r) Y: r, D/ s/ M) k$ T
  1. typedef struct
    3 W5 k7 L4 B- }, C
  2. {3 r$ w% e! R2 n; W+ D
  3.   __IO uint32_t ISER[8];                 /*!< Offset: 0x000 (R/W)  Interrupt Set Enable Register           */. v8 I  D, }; y0 V5 k
  4.        uint32_t RESERVED0[24];
    8 m3 M+ q, M& Y2 O# k9 |
  5.   __IO uint32_t ICER[8];                 /*!< Offset: 0x080 (R/W)  Interrupt Clear Enable Register         */6 m3 M" e- T& T4 C
  6.        uint32_t RSERVED1[24];
    $ d( V$ I" u7 o8 }% R7 v. y* i- m$ I
  7.   __IO uint32_t ISPR[8];                 /*!< Offset: 0x100 (R/W)  Interrupt Set Pending Register          */
    . y# x  c2 g' c# G: E' H4 ]
  8.        uint32_t RESERVED2[24];
    ! \3 s. t- z, L3 C3 W
  9.   __IO uint32_t ICPR[8];                 /*!< Offset: 0x180 (R/W)  Interrupt Clear Pending Register        */1 V3 `2 m- z+ `. i
  10.        uint32_t RESERVED3[24];
    ' R/ _* d3 s7 Z& ^; x' h
  11.   __IO uint32_t IABR[8];                 /*!< Offset: 0x200 (R/W)  Interrupt Active bit Register           */
    * T2 E& p/ G0 s7 s: m8 l
  12.        uint32_t RESERVED4[56];- C5 g4 A. R0 L2 g% P1 v( m
  13.   __IO uint8_t  IP[240];                 /*!< Offset: 0x300 (R/W)  Interrupt Priority Register (8Bit wide) */
    * P3 }2 P$ C- K( {
  14.        uint32_t RESERVED5[644];
    5 z. ~% ?0 }: e$ P$ ~
  15.   __O  uint32_t STIR;                    /*!< Offset: 0xE00 ( /W)  Software Trigger Interrupt Register     */
    ) @" G/ }  ?+ y
  16. }  NVIC_Type;2 m8 X' m5 G& ?9 ^' A4 N- z2 I
复制代码
) ]0 A$ H) {7 H  G- g# X
/ B2 R* ^2 U" l8 [7 H/ H
以串口中断初始化例程说明:
, }8 s5 ]: M1 g1 a) v& f. A" c
  1. NVIC_InitTypeDef NVIC_InitStructure;) l  _- f8 [6 T4 |0 _' O2 C
  2.         NVIC_PriorityGroupConfig(NVIC_PriorityGroup_1);& s/ \2 r8 Y" J3 c$ k9 t- m
  3.         2 u. v% r1 n5 r! ^; [) a& w8 U
  4.         NVIC_InitStructure.NVIC_IRQChannel=USART1_IRQn;- `9 R+ v+ [+ D: F! C  H) h4 k
  5.         NVIC_InitStructure.NVIC_IRQChannelPreemptionPriority=0x00;2 P' W$ L( b, n; v! G2 k8 k% g6 V
  6.         NVIC_InitStructure.NVIC_IRQChannelSubPriority=0x02;
    , k5 p8 K3 U0 v' L! [+ z, P
  7.         NVIC_InitStructure.NVIC_IRQChannelCmd=ENABLE;  Q6 t4 s% R* K, `* d) a* l
  8.         NVIC_Init(&NVIC_InitStructure);
    % ^0 U: R) Y3 r  O# y5 L" g) v
复制代码
1 s# ]6 X- u& z6 P
所以总结流程如下:
9 t! b: W$ A: b: a: T  D1-使能中断请求1 Y3 L! j6 S4 Q/ H6 P$ x
2-配置中断优先级分组(只需配置一次即可). _9 v- a6 t9 X2 R, F* z
3-配置NVIC寄存器,初始化NVIC_InitTypeDef;
% q2 G( r5 p7 Y8 i' F4-编写中断服务函数
) W7 z) T* B- G& x4 \7 _  \————————————————
' K9 _+ U  o# o# I# I+ A9 t版权声明:tony++
+ ~7 Y( `- @* X
1 ^3 Y" i. n  f3 y. [) @
$ r* ]" l; J" ]' K% |* s9 h! \; o
赞 收藏 评论0 发布时间:2022-12-29 17:00

举报

0个回答

所属标签

相似技术帖

关于
我们是谁
投资者关系
意法半导体可持续发展举措
创新与技术
意法半导体官网
联系我们
联系ST分支机构
寻找销售人员和分销渠道
社区
媒体中心
活动与培训
隐私策略
隐私策略
Cookies管理
行使您的权利
官方最新发布
人形机器人运动控制、感知与智能配电
半导体创新技术与应用方向
EE架构与软件定义汽车
12V/48V 汽车智能配电(SPD)
区域控制单元(ZCU)与分区架构
关注我们
st-img 微信公众号
st-img 手机版