你的浏览器版本过低,可能导致网站不能正常访问!
为了你能正常使用网站功能,请使用这些浏览器。

STM32 NVIC与中断控制

[复制链接]
STMCU小助手 发布时间:2022-12-29 17:00
STM32 NVIC与中断控制学习, {/ N  S' p/ J7 m4 S
NVIC全称向量中断控制器,NVIC 共支持 1 至 240 个外部中断输入(通常外部中断写作 IRQs)。NVIC 还支持一个“永垂不朽”的不可屏蔽中断(NMI)输入。NVIC 的访问地址是 0xE000_E000。所有 NVIC 的中断控制/状态寄存器都只能在特权级下访问。不过有一个例外——软件触发中断寄存器可以在用户级下访问以产生软件中断。所有的中断控制/状态寄存器均可按字/半字/字节的方式访问。此外,有几个中断屏蔽寄存器也与中断控制密切相关,它们是第三章中讲到的“特殊功能寄存器”,只能通过 MRS/MSR及 CPS 来访问。1 P# Z# a6 e2 u6 l) a# r3 `: o
$ W9 G2 ]$ l% R' v+ ]( ^: p) b, m' j
中断配置基础& M9 }1 R, S; v7 q3 G3 M; E
每个外部中断都在 NVIC 的下列寄存器中“挂号”:; l  I; o  r; g' V# {: {
使能与除能寄存器
1 W  {8 n+ W! K9 \7 v悬起与“解悬”寄存器
+ ?5 P1 X5 ^; @1 l8 k) r: N优先级寄存器
, m* f7 u6 w9 k& R活动状态寄存器
3 r5 `" c  `- C* w
中断的使能与除能中断的使能与除能分别使用各自的寄存器来控制,CM3 中可以有 240 对使能位/除能位,每个中断拥有一对。这240 个对子分布在 8 对 32 位寄存器中(最后一对没有用完)。欲使能一个中断,你需要写 1 到对应 SETENA 的位中;欲除能一个中断,你需要写 1 到对应的 CLRENA 位中;如果往它们中写 0,不会有任何效果。通过这种方式,使能/除能中断时只需把“当事位”写成1,其它的位可以全部为零。再也不用像以前那样,害怕有些位被写入0 而破坏其对应的中断设置(写 0 没有效果),从而实现每个中断都可以自顾地设置,而互不侵犯——只需单一的写指令,不再需要读‐改‐写。如上所述,SETENA 位和 CLRENA 位可以有 240 对,对应的 32 位寄存器可以有8 对,因此使用数字后缀来区分这些寄存器,如 SETENA0, SETENA1…SETENA7,如表 8.1 所示。但是在特定的芯片中,只有该芯片实现的中断,其对应的位才有意义。因此,如果你使用的芯片支持 32 个中断,则只有SETENA0/CLRENA0 才需要使用。SETENA/CLRENA 可以按字/半字/字节的方式来访问。又因为前 16 个异常已经分配给系统异常,故而中断 0 的异常号是 16。4 e9 }0 I) J  D) P
$ {! T9 S1 ~$ O# K+ q+ C
ba82ea5527534e779a8be89abf0b59c3.png . F. E' }' R( n- M. @

6 e* r3 r% V9 g9 L9 e- d- x4 w中断的悬起与解悬
& w- v5 A2 ^& a% k) u+ E/ Q如果中断发生时,正在处理同级或高优先级异常,或者被掩蔽,则中断不能立即得到响应。此时中断被悬起。
6 q  {' f* _+ B5 r* x2 Y( W" \中断的悬起状态可以通过“中断设置悬起寄存器(SETPEND)”和“中断悬起清除寄存器(CLRPEND)”来读取,还可以写它们来手工悬起中断。悬起寄存器和“解悬”寄存器也可以有 8 对,其用法和用量都与前面介绍的使能/除能寄存器完全相同。
8 y" x1 |% o) R( m8 Y# A) o
+ x0 P# k5 L! W. I$ p8 v; J! G
8794fa80a10448b1bd24cd29a4278a8e.png ! t. I  p: I, Z' j, A4 j
. b0 [% [$ E7 ?
优先级
5 G! E' m3 C; x% k0 t9 }6 {每个外部中断都有一个对应的优先级寄存器,每个寄存器占用 8 位,但是允许最少只使用最高 3 位。4 个相临的优先级寄存器拼成一个 32 位寄存器。如前所述,根据优先级组设置,优先级可以被分为高低两个位段,分别是抢占优先级和亚优先级。优先级寄存器都可以按字节访问,当然也可以按半字/字来访问。有意义的优先级寄存器数目由芯片厂商实现的中断数目决定。
$ [# V' M& e% m5 S% _* T2 E6 [3 ?/ M" \" [; }& W
236a6aa8042d40a593a2b76c0b3ecb9c.png
" f0 u  P" K+ B% ~( }

/ M9 B- H$ H) o: F活动状态
3 L7 N# c) M1 G  x/ c; h
每个外部中断都有一个活动状态位。在处理器执行了其 ISR 的第一条指令后,它的活动位就被置 1,并且直到 ISR 返回时才硬件清零。由于支持嵌套,允许高优先级异常抢占某个ISR。然而,哪怕一个中断被抢占,其活动状态也依然为 1(请仔细琢磨前文讲到的“直到 ISR返回时才清零)。活动状态寄存器的定义,与前面讲的使能/除能和悬起/解悬寄存器相同,只是不再成对出现。它们也能按字/半字/字节访问,但他们是只读的。- P: D4 a- q0 O& f% m" q/ c( O4 s% t
& L( b. G8 J! H. F& J
30101b011f26409cb60809d807d93cf2.png
9 s7 ~" H, I: k* X" R
) L( g* I6 _& O( Y# _$ ^) B
这里提一下这个优先级分组,这个优先级分组寄存器SBC->AIRCR作用就是指定NVIC中抢占优先级和次优先级分别占几位,如果是grop1,那么就表示抢占优先级占1位,子优先级占3bit) G5 I, j, e" j; G: L

# y8 I7 o4 v0 b2 ^7 |* w
c4f1b550fd464ebfa00b791505ed73f0.png ) z" q$ p) l( q4 z. P

7 [( o; v0 }( c7 l两个重要的库文件:core_cm4.h和misc.c
+ b9 ^) Z! {8 ]) P
  1. typedef struct, \( b5 q% A: b
  2. {
    , M9 L0 x1 r* F8 l) [
  3.   __IO uint32_t ISER[8];                 /*!< Offset: 0x000 (R/W)  Interrupt Set Enable Register           */  c4 }0 f  ?; D, l0 o8 a2 Z
  4.        uint32_t RESERVED0[24];
    1 b$ l/ b# w; Z5 @7 _
  5.   __IO uint32_t ICER[8];                 /*!< Offset: 0x080 (R/W)  Interrupt Clear Enable Register         */
    # n+ y$ s0 @5 L( p; Y  N& h$ @/ H
  6.        uint32_t RSERVED1[24];
    2 D3 ~7 d7 l8 ]+ c* C& U$ ?
  7.   __IO uint32_t ISPR[8];                 /*!< Offset: 0x100 (R/W)  Interrupt Set Pending Register          */
    ( i+ f+ S$ A) S* w' s3 K( z
  8.        uint32_t RESERVED2[24];
    . r& A: N3 \- |+ f) C, x* M' I
  9.   __IO uint32_t ICPR[8];                 /*!< Offset: 0x180 (R/W)  Interrupt Clear Pending Register        */
    5 u. m$ f' E* J, Z/ U& d
  10.        uint32_t RESERVED3[24];6 x4 y" {. k/ ^3 j6 w
  11.   __IO uint32_t IABR[8];                 /*!< Offset: 0x200 (R/W)  Interrupt Active bit Register           */
    9 a3 L; U3 [$ z  R6 F& k
  12.        uint32_t RESERVED4[56];
    % V4 \% i3 u) Y" P1 g, ^9 n
  13.   __IO uint8_t  IP[240];                 /*!< Offset: 0x300 (R/W)  Interrupt Priority Register (8Bit wide) */5 c+ t1 U! R$ e7 Y
  14.        uint32_t RESERVED5[644];! Z, l  [% K; C4 Y4 O# L0 K
  15.   __O  uint32_t STIR;                    /*!< Offset: 0xE00 ( /W)  Software Trigger Interrupt Register     */
    9 m. F% V" T4 Y1 U3 f
  16. }  NVIC_Type;
    : ^: \( G$ b/ p% Y9 |& Y
复制代码
3 `- `! X' E. o4 V

) s3 A2 g3 Y8 ]以串口中断初始化例程说明:
3 o) O" |$ ]& ~0 o- M$ a% W
  1. NVIC_InitTypeDef NVIC_InitStructure;7 u1 l( a" H# s# K4 ^  z( D
  2.         NVIC_PriorityGroupConfig(NVIC_PriorityGroup_1);
    % z7 Z! T/ k# k- ~7 @
  3.         : O3 |3 c8 y: M: Z9 Y8 f+ C+ P  g) d
  4.         NVIC_InitStructure.NVIC_IRQChannel=USART1_IRQn;
    ; H" F: e7 l" S) K+ w
  5.         NVIC_InitStructure.NVIC_IRQChannelPreemptionPriority=0x00;' T7 n3 T, B8 z$ y% Z0 ]' U4 x) }
  6.         NVIC_InitStructure.NVIC_IRQChannelSubPriority=0x02;/ R: B' f5 W( ^6 c
  7.         NVIC_InitStructure.NVIC_IRQChannelCmd=ENABLE;: h! J% m; ]" M6 n3 m9 R' G( q
  8.         NVIC_Init(&NVIC_InitStructure);/ A# v4 H. r% V! v
复制代码

; j9 K5 u, f, \) C4 E$ ^所以总结流程如下:$ M2 V$ Y/ Z' d  g
1-使能中断请求
* W& T* l* t# N8 D. m3 U2-配置中断优先级分组(只需配置一次即可)
$ N2 Q- \' F/ q4 G+ u7 P3-配置NVIC寄存器,初始化NVIC_InitTypeDef;
/ G6 ?. p# K1 c/ v4-编写中断服务函数& J  L) ]% n' R+ N8 o2 F8 l) h
————————————————: n9 R# w& }2 K$ P: }7 h
版权声明:tony++
- q, ^) R5 Q4 u+ \, E/ I6 [+ Y. r- L& m! K- r- [1 f
- `6 |( O; m& z6 w5 Q6 R0 i. t+ h# t
6 o4 O2 R' _' }" b" Y+ v2 d
收藏 评论0 发布时间:2022-12-29 17:00

举报

0个回答
关于意法半导体
我们是谁
投资者关系
意法半导体可持续发展举措
创新和工艺
招聘信息
联系我们
联系ST分支机构
寻找销售人员和分销渠道
社区
媒体中心
活动与培训
隐私策略
隐私策略
Cookies管理
行使您的权利
关注我们
st-img 微信公众号
st-img 手机版