01前言
8 Y- m2 p  b$ @" r: v& a% E某客户开发一款高精度工业测量仪器，打算使用 STM32H7+外置高精度 ADC 采样的分离方案来实现。客户选取了一款所属行业内比较通用的 ADC 采样芯片。在读取该 ADC 芯片手册后，客户发现该款 ADC 采样芯片使用 MCU 标准 SPI 与之通信存在问题，手册里面也推荐使用 DSP/FPGA 的来实现，客户一下就犯难了。为了降低成本和开发周期，客户想使用 MCU 来替代 DSP/FPGA 与 ADC 采样芯片的高速通信。
  P7 k0 e& A  s' o& l5 }; G6 e
; Q- |$ w8 T) d1 e) v! }. i02现场调研与问题分析
根据客户提供的信号采集板上使用的 ADC 数据手册及现场反馈：
1.该 ADC 转换芯片 DataSheet 提供的通信接口参考设计如下：

( v$ r- m6 B5 O! {% s
; q2 Q$ A, e5 ]! x- [
6 m/ P- f# w* x0 G2. 该 ADC 采样芯片工作于 Master 模式，DSP/FPGA 工作于 Slave 模式，其通信时序如下 图所示。
在 DRDY 信号的下降沿通过 DOUT0~DOUT7 引脚将数据输出到 DSP/FPGA。客户使用 STM32H7 的 SPI Slave 模式与该 IC 进行通信，采用 Software NSS 工作模式来接收 Master 的数据。
* a- u" j% Z) B8 G+ x3 p7 D

7 I) p! b+ H" Y( G: }9 j/ v4 ~6 O& C
在连续采样模式下(Master 不间断采样)，STM32H7 接收数据正常，其通信时序如下图所示。



但是，当 Master 停止采样时，DCLK 仍然会一直工作发出工作时钟。此时，STM32H7 的 SPI 做 Slave 在 Stop 期间仍然会收到数据(无效干扰数据)。此数据会造成 Slave 端接收数据失序，如下图所示。



03问题分析与解决
+ P) J( E, D' E) a$ }6 s显然使用标准 SPI 与该芯片进行通信是行不通的，再次聚焦到客户 DRDY 信号并未使用和充分利用，能否利用 DRDY 信号来滤除 Stop 期间的干扰信号呢？
/ N9 I8 ^4 I/ U; M- _. k
$ R' ^3 L  Y8 K" j2 z( G, |笔者也再次查阅 RM 后发现 STM32H7 的 SPI NSS 脉冲模式(RM 中称为 TI 模式)。在本文中统称为 NSS 脉冲模式，STM32H7 的 NSS 脉冲模式其核心要点如下：

7 b$ d0 B: y$ T) R1 K$ q1. 通过设置 SPI_CFG2 寄存器的 SP[2:0]位来使能 SPI 工作在 NSS 脉冲模式，当 SPI 工作于 脉冲模式时，SCK 和 SS 引脚的信号极性、相位、字节序是固定的，不需要配置 CPOL, CPHA, LSBFRST, SSOM, SSOE, SSIOP 和 SSM 相关寄存器位。

# w5 T* e4 i+ t1 Q# k/ i7 i1 P2 L2. SPI NSS 脉冲模式通信时序如下图，与标准 SPI 通信相比差异如下：

8 J% @0 k$ g) l- f启动数据传输前，NSS 会被拉高并维持一个时钟周期(NSS 脉冲)。
* y; p! C! L- C2 F
数据帧的传输过程起止于 2 个 NSS 脉冲之间(前一帧 LSB 开始拉高 SS,前一帧 LSB 结束后 拉低 NSS 开始下一帧传输)。

在时钟 SCK 的上升沿开始发送数据，在时钟 SCK 的下降沿进行采样和接收。
. @  M  {: U6 [- g7 _! e: ^
所以，STM32H7 的 SPI 的 NSS 脉冲模式时序刚好与该 ADC 芯片是匹配的。
7 k3 o9 r. }, F
% x) _2 n2 d+ M9 P* F+ q' t) }

# r4 b5 T% }4 N8 [, h5 S那么我们将客户的接法进行改进，并配置 STM32H7 的 SPI 工作于 NSS 脉冲模式，经过客户反复验证工作正常。

( A$ y" y/ m$ o" j

; H2 @4 k" ~- ~" v
9 ^1 a3 A# o2 }  O转载自： STM32
如有侵权请联系删除