STM32L4Rxxx和STM32L4Sxxx单片机参考手册
& v3 r, M$ E% i3 M& {5 y& u! O8 f
前言
* F- ^/ _: G) `2 y* V2 y本参考手册面向应用开发人员，提供有关使用 STM32L4Rxxx 和 STM32L4Sxxx 微控制器存 储器与外设的完整信息。

; X8 M7 ^0 D- C( NSTM32L4Rxxx 和 STM32L4Sxxx 构成微控制器系列，各产品具有不同的存储器大小、封装和 外设。
1 ~4 c8 p# E% W( Q5 X& Z+ |$ L3 Q5 U
7 K: X0 Q7 G, c# O有关订购信息以及器件的机械与电气特性，请参见相应的数据手册。
$ K' v9 |6 t; h
2 s. L; N# g% _4 i* [有关 Arm® Cortex®-M4 内核的信息，请参见 Cortex®-M4 技术参考手册。
, g" ]: X, D( n8 |
相关文档 

• Cortex®-M4 技术参考手册，可从 http://infocenter.arm.com 下载 
• STM32L4S5xx、STM32L4S7xx 和 STM32L4S9xx 数据手册 
• STM32L4R5xx、STM32L4R7xx 和 STM32L4R9xx 数据手册 
• STM32F3、STM32F4、STM32L4 和 STM32L4+ 系列 Cortex®-M4 (PM0214)
  $ u1 r7 n" q* O& j# r' ]$ ^% D( M

8 @: G# @7 Q" s& N, Y1 ~1 文档约定

0 a5 }; }; \* z: k1.1 寄存器相关缩写词列表
寄存器说明中使用以下缩写词(a)：
' }* ^3 T. I2 h1 L% ~3 l- m
读/写 (rw)                          软件可以读写该位。
4 u1 C; M4 [7 O2 Z只读 (r)                             软件只能读取该位。
1 Q, Z& k) l! \% b- x+ m7 U3 R' e只写 (w)                            软件只能写入该位。读取该位时将返回复位值。
2 U+ T. o" I' N8 z读取/写入 0 清零 (rc_w0)    软件可以读取该位，也可以通过写入 0 将该位清零。写入 1 对该位的值无 影响。
读取/写入 1 清零 (rc_w1)    软件可以读取该位，也可以通过写入 1 将该位清零。写入 0 对该位的值无 影响。
读取/写入清零 (rc_w)          软件可以读取该位，也可以通过写入寄存器将该位清零。写入该位的值并 不重要。
9 }$ ~  }* k; V$ s( A! g: m* x- v, v读取/读取清零 (rc_r)           软件可以读取该位。读取该位时，将自动清零。写入该位对其值无影响。
  W+ x! r4 n3 G6 W2 t$ b% v- ~读取/读取置位 (rs_r)           软件可以读取该位。读取该位时，将自动置 1。写入该位对其值无影响。
' d6 y5 R! v) a6 W' p5 `读取/置位 (rs)                    软件可以读取该位，也可将其置 1。写入 0 对该位的值无影响。
5 t$ T* i: G9 j: v2 H读/仅可写入一次 (rwo)        软件仅可写入一次该位，但可随时读取该位。只能通过复位将该位返回到 复位值。
切换 (t)                             软件可以通过写入 1 来切换该位。写入 0 无影响。
* K- Z7 j1 g% s9 |7 ?2 Z3 U) R只读，写触发 (rt_w1)         软件可以读取该位。写入 1 时，将触发事件，但不会影响该位的值。
  t% x5 q/ o. p* [- k保留 (Res.)                        保留位，必须保持复位值。

6 e, q% H; X& l# N1.2 词汇表

本节简要介绍本文档中所用首字母缩略词和缩写词的定义： 
- ^! ]6 Q3 Z: q2 v

• 字：32 位数据。 
• 半字：16 位数据。 
• 字节：8 位数据。 
• IAP（在应用中编程）：IAP 是指可以在用户程序运行期间对微控制器的 Flash 进行重新 编程。 
• ICP（在线编程）：ICP 是指可以在器件安装于用户应用电路板上时使用 JTAG 协议、 SWD 协议或自举程序对微控制器的 Flash 进行编程。 
• 选项字节：存储于 Flash 中的产品配置位。 
• OBL：选项字节加载器。 
• AHB：高级高性能总线。 
• APB：高级外设总线。
  * ^6 O: T6 `  m6 W' `

1.3 外设可用性

, R1 I& C; [6 r- {% \! y有关各型号产品的外设数量意义可用性信息，请参见相关器件数据手册。
$ c& H" C, b- u) Q: X5 t4 K) l
7 Y4 h9 c! ^' ^2 系统和存储器概述
+ l& ?  O' P+ o* M% W
' T& N) a3 p$ S9 A2.1 系统架构
1 D! I; h6 s6 J' i主系统由 32 位多层 AHB 总线矩阵构成，可实现以下部分的互连

最多九条主控总线：
( o# a) S/ Z$ g$ m! B8 n. i– Cortex®-M4（带 FPU 内核 I 总线）
– Cortex®-M4（带 FPU 内核 D 总线）
% b# t- v7 E3 v+ j, j– Cortex®-M4（带 FPU 内核 S 总线）
( d! \- b- h$ a% a  X+ M6 m7 k* @– DMA1
– DMA2
1 S& ]/ g0 a$ k8 c7 Z7 |( X( o– DMA2D（Chrom-Art 加速器™）存储器总线
" w: O* D9 D  z/ |2 r, H  E– LCD-TFT 控制器 DMA 总线
0 {) n9 l% J# C/ V– SDMMC1 总线
% |6 B9 W* ^% J7 h– GFXMMU (Chrom-GRC™) 总线
1 q1 l! t# W# U, }
5 r! }5 c8 C+ i最多十一条被控总线：
% A- V+ D0 E% j" {/ s8 O– ICode 总线上的内部 Flash
– DCode 总线上的内部 Flash
– 内部 SRAM1 (192 KB)
– 内部 SRAM2 (64 KB)
8 W( }. w0 }4 T) H: c4 S2 t, Z/ X3 u– 内部 SRAM3 (384 KB)
– GFXMMU (Chrom-GRC™)
; N4 h6 ^8 r0 V7 G) g0 y7 D. x+ w/ W– AHB1 外设（包括 AHB-APB 总线桥和 APB 外设（连接到 APB1 和 APB2））
& e" U4 x3 r9 f! F– AHB2 外设
– 灵活存储控制器 (FMC)
* ~$ _+ f3 P2 {! s! B– OCTOSPI1
– OCTOSPI2
3 M4 q5 g: n: L" h9 E/ z
% v- m3 \3 ?! r0 ~) d$ L5 ]借助总线矩阵，可以实现主控总线到被控总线的访问，这样即使在多个高速外设同时运行期间，系统也可以实现并发访问和高效运行。此架构如图 1 所示：

" {3 `+ l/ g: ?0 q

% k" f, A6 E/ s/ U. h2 t# m

..............

想了解更多，请下载原文阅读

下载地址1>>            下载地址2>>    更多中文文档>>

非常感谢

感谢