01. SPI简介
SPI 接口提供两个主要功能，支持 SPI 协议或 I 2 S 音频协议。默认情况下，选择的是 SPI 功能。可通过软件将接口从 SPI 切换到 I2S。

串行外设接口 (SPI) 可与外部器件进行半双工/全双工的同步串行通信。该接口可配置为主模式，在这种情况下，它可为外部从器件提供通信时钟 (SCK)。该接口还能够在多主模式配置下工作。
; g1 o. i. E) @0 [+ e# D5 {. V$ d
! ]+ E8 H; c* p- L" O  o它可用于多种用途，包括基于双线的单工同步传输，其中一条可作为双向数据线，或使用CRC 校验实现可靠通信。

I2S 也是同步串行通信接口。它可满足四种不同音频标准的要求，包括 I 2 S Philips 标准、MSB 和 LSB 对齐标准，以及 PCM 标准。它可在全双工模式（使用 4 引脚）或半双工模式（使用 3 个引脚）下作为从器件或主器件工作。当 I 2 S 配置为通信主模式时，该接口可以向
3 ^% {+ \8 M$ L4 O; d外部从器件提供主时钟。

02. SPI特性
● 基于三条线的全双工同步传输
$ [9 k/ E$ H( ^$ [6 T+ l6 C! p* |7 D1 |● 基于双线的单工同步传输，其中一条可作为双向数据线
● 8 位或 16 位传输帧格式选择
- g' f" z! I5 X" R+ O3 v  a. {● 主模式或从模式操作
● 多主模式功能
8 H& q1 j' _$ b% P6 R; D( C● 8 个主模式波特率预分频器（最大值为 f PCLK /2）
● 从模式频率（最大值为 f PCLK /2）
● 对于主模式和从模式都可实现更快的通信
2 Z5 y* T, t# b8 H% K● 对于主模式和从模式都可通过硬件或软件进行 NSS 管理：动态切换主/从操作
* c  u+ r2 \) y% G  Q● 可编程的时钟极性和相位
0 G8 f0 A. n, g( ?$ ~& }* ^● 可编程的数据顺序，最先移位 MSB 或 LSB
● 可触发中断的专用发送和接收标志
) v- q1 ~! U( e● SPI 总线忙状态标志
' U, u- a0 E6 R● SPI TI 模式
' {( Z* v3 ?2 e; w) G. o● 用于确保可靠通信的硬件 CRC 功能：
— 在发送模式下可将 CRC 值作为最后一个字节发送
— 根据收到的最后一个字节自动进行 CRC 错误校验
& E4 E& x6 k4 q6 J, `/ }% ^. r● 可触发中断的主模式故障、上溢和 CRC 错误标志
● 具有 DMA 功能的 1 字节发送和接收缓冲器：发送和接收请求

* q3 v' W) I6 K+ a4 {' m$ k  x03. SPI功能说明


, q3 x, }- y( Q* k
  |' \) }2 [) G. P' ]% l* D! n通常，SPI 通过 4 个引脚与外部器件连接：
● MISO：主输入/从输出数据。此引脚可用于在从模式下发送数据和在主模式下接收数据。
/ s1 F# R0 l2 p1 t% |# X● MOSI：主输出/从输入数据。此引脚可用于在主模式下发送数据和在从模式下接收数据。
- F$ Q4 E5 c& c$ ~6 z● SCK：用于 SPI 主器件的串行时钟输出以及 SPI 从器件的串行时钟输入。
● NSS：从器件选择。这是用于选择从器件的可选引脚。此引脚用作“片选”，可让 SPI主器件与从器件进行单独通信，从而并避免数据线上的竞争。从器件的 NSS 输入可由主器件上的标准 IO 端口驱动。NSS 引脚在使能（SSOE 位）时还可用作输出，并可在SPI 处于主模式配置时驱动为低电平。通过这种方式，只要器件配置成 NSS 硬件管理模式，所有连接到该主器件 NSS 引脚的其它器件 NSS 引脚都将呈现低电平，并因此而作为从器件。当配置为主模式，且 NSS 配置为输入（MSTR=1 且 SSOE=0）时，如果NSS 拉至低电平，SPI 将进入主模式故障状态：MSTR 位自动清零，并且器件配置为从模式。

; d' o( k5 c7 v5 B) b  [04. SPI中断


, o* I! h6 l* J+ R+ q5 ^3 U8 j
05. 相关寄存器
5.1 SPI 控制寄存器 1 (SPI_CR1) （不用于 I 2 S 模式）
SPI control register 1
, q4 C  P8 n/ j6 X' a2 P偏移地址：0x00
复位值：0x0000

1 t3 F/ |+ D' \

  M3 w4 A6 I: J. \/ N: J/ Y& f5.2 SPI 控制寄存器 2 (SPI_CR2)
% {# y" V- T* v9 Y& y  sSPI control register 2
偏移地址：0x04
3 V$ G1 f9 S/ X/ [复位值：0x0000
" J7 E# G8 i6 t  F3 q


5.3 SPI 状态寄存器 (SPI_SR)
SPI status register
8 [) v) N8 A. I5 j偏移地址：0x08
: I( `- x! ~( {复位值：0x0002


  O/ d* D; n0 l: c7 p
% k1 f4 s2 K5 k" |* o$ F5.4 SPI 数据寄存器 (SPI_DR)
& z# B4 {3 `7 kSPI data register
; \5 a4 c1 T) o5 z" l4 W偏移地址：0x0C
4 M5 v% u1 X  ]' Y+ J复位值：0x0000

# I" N' _" l( q. S: F
9 e+ M$ s  V6 C
5.5 SPI_I 2 S 配置寄存器 (SPI_I2SCFGR)
SPI_I 2 S configuration register
2 W9 g9 ^- Z% T# d8 W( {/ V) y偏移地址：0x1C
/ ^4 ^: t' _' d9 a$ N复位值：0x0000

4 V  i3 c. A9 Y+ [! B) o$ X& f

' R6 w, m& O" u) p) A, q& X" I$ }5.6 SPI_I 2 S 预分频器寄存器 (SPI_I2SPR)
, F2 u3 S9 E8 O& x* DSPI_I 2 S prescaler register
偏移地址：0x20
复位值：0000 0010 (0x0002)
6 T4 x' k! `$ ]
* p  j; a0 n* J4 `, H
- v; ]7 ~6 X( W0 b# M! M, \