01. SPI简介
' h, |. U) p! CSPI 接口提供两个主要功能，支持 SPI 协议或 I 2 S 音频协议。默认情况下，选择的是 SPI 功能。可通过软件将接口从 SPI 切换到 I2S。
. [# @! W9 y& f2 J5 _
串行外设接口 (SPI) 可与外部器件进行半双工/全双工的同步串行通信。该接口可配置为主模式，在这种情况下，它可为外部从器件提供通信时钟 (SCK)。该接口还能够在多主模式配置下工作。
1 B& W- r8 t  `7 G! `: I
; s1 @/ N5 K; M' f5 _它可用于多种用途，包括基于双线的单工同步传输，其中一条可作为双向数据线，或使用CRC 校验实现可靠通信。

I2S 也是同步串行通信接口。它可满足四种不同音频标准的要求，包括 I 2 S Philips 标准、MSB 和 LSB 对齐标准，以及 PCM 标准。它可在全双工模式（使用 4 引脚）或半双工模式（使用 3 个引脚）下作为从器件或主器件工作。当 I 2 S 配置为通信主模式时，该接口可以向
  l9 T5 N- ~% \' T; i外部从器件提供主时钟。

( `+ [& d; g( u; K: _# I- A02. SPI特性
● 基于三条线的全双工同步传输
, C) f( T2 S: F4 ~. M) n- v+ b. Z9 C● 基于双线的单工同步传输，其中一条可作为双向数据线
● 8 位或 16 位传输帧格式选择
! `( D  [, I) W$ H5 B2 G& ?, j● 主模式或从模式操作
/ E) m5 @: ]( G/ X● 多主模式功能
. u4 k2 a3 [9 T% M● 8 个主模式波特率预分频器（最大值为 f PCLK /2）
5 w1 {% A) q2 g/ ~: z7 _; d● 从模式频率（最大值为 f PCLK /2）
' c- f0 v* L  Q$ l' f● 对于主模式和从模式都可实现更快的通信
1 p9 V: }& l) j' d● 对于主模式和从模式都可通过硬件或软件进行 NSS 管理：动态切换主/从操作
, |+ |  L' G0 A) J2 K7 r5 x. D● 可编程的时钟极性和相位
! Q' z) e' c# F2 [● 可编程的数据顺序，最先移位 MSB 或 LSB
● 可触发中断的专用发送和接收标志
$ G  y- e' M1 ]' H, X( i● SPI 总线忙状态标志
● SPI TI 模式
6 N6 {9 A3 l( ^0 C/ H3 O, i' e; m● 用于确保可靠通信的硬件 CRC 功能：
— 在发送模式下可将 CRC 值作为最后一个字节发送
  f! G3 I/ ~+ t— 根据收到的最后一个字节自动进行 CRC 错误校验
% }% {8 c: m' R2 X0 P* w● 可触发中断的主模式故障、上溢和 CRC 错误标志
● 具有 DMA 功能的 1 字节发送和接收缓冲器：发送和接收请求

03. SPI功能说明

+ T' |: F5 _2 K4 q- F

  N0 ]! D; b% @6 B" @通常，SPI 通过 4 个引脚与外部器件连接：
● MISO：主输入/从输出数据。此引脚可用于在从模式下发送数据和在主模式下接收数据。
● MOSI：主输出/从输入数据。此引脚可用于在主模式下发送数据和在从模式下接收数据。
● SCK：用于 SPI 主器件的串行时钟输出以及 SPI 从器件的串行时钟输入。
● NSS：从器件选择。这是用于选择从器件的可选引脚。此引脚用作“片选”，可让 SPI主器件与从器件进行单独通信，从而并避免数据线上的竞争。从器件的 NSS 输入可由主器件上的标准 IO 端口驱动。NSS 引脚在使能（SSOE 位）时还可用作输出，并可在SPI 处于主模式配置时驱动为低电平。通过这种方式，只要器件配置成 NSS 硬件管理模式，所有连接到该主器件 NSS 引脚的其它器件 NSS 引脚都将呈现低电平，并因此而作为从器件。当配置为主模式，且 NSS 配置为输入（MSTR=1 且 SSOE=0）时，如果NSS 拉至低电平，SPI 将进入主模式故障状态：MSTR 位自动清零，并且器件配置为从模式。
* E- b% n: H; K" V5 [$ g1 }
( M. [- W; p- U& G' B% w04. SPI中断

0 D4 R$ g& e: e3 J& w, D4 e

. I4 G% v% M5 o" K) |2 c05. 相关寄存器
# o+ g2 s; ~2 J* G$ s1 k5.1 SPI 控制寄存器 1 (SPI_CR1) （不用于 I 2 S 模式）
SPI control register 1
偏移地址：0x00
& q" e4 g8 t  Q复位值：0x0000
: a# N3 Q0 k4 b6 R
* R* W  v4 y) _0 c

8 b# `2 y  ]0 L- v" ?' \3 Y8 j5.2 SPI 控制寄存器 2 (SPI_CR2)
: C6 o2 s2 X" N! f( mSPI control register 2
偏移地址：0x04
复位值：0x0000


# n+ N0 r9 h* }# c: y$ C8 W$ x5 e  C6 p
5.3 SPI 状态寄存器 (SPI_SR)
SPI status register
偏移地址：0x08
# K. W* b% s2 ~; Y/ J/ m, s$ Y- y9 Z复位值：0x0002
' s- }; p( Y$ c
  {8 i* L/ K1 z; R6 _5 G: ~' j

5.4 SPI 数据寄存器 (SPI_DR)
; O% f/ \) ~6 l8 ySPI data register
) X6 {0 a  P4 o5 q+ o' v偏移地址：0x0C
' x. {: x; w$ W) `+ w复位值：0x0000


1 @# Z3 g( C4 N
5.5 SPI_I 2 S 配置寄存器 (SPI_I2SCFGR)
SPI_I 2 S configuration register
6 j3 t& f  S& H0 h5 @+ }9 k偏移地址：0x1C
复位值：0x0000
6 E8 l: x0 f6 k( s, l! t7 F$ _
2 h" w' l+ g  q
  M, Q$ k% b: U9 p. y
5.6 SPI_I 2 S 预分频器寄存器 (SPI_I2SPR)
& ~- Z/ F* A/ ]3 q! mSPI_I 2 S prescaler register
$ v6 G% Y" A6 A, N$ B! ]) b. y: u* y偏移地址：0x20
复位值：0000 0010 (0x0002)
, O; k/ A) K0 ^- a
, E# m8 R4 ^( W6 e3 F  H$ d