编写基础
RCC（Reset and Clock Control）

: _/ M" V6 ^2 \4 [2 V9 v
6 T- b. I9 y* @7 ]. a3 C
AHB、APB1、APB2最大频率都是170MHz。
' t) G" m1 c  c' [- a' e
; q" b. A9 C9 B) }3 J
( `1 m1 r: F6 ?6 @+ k( q# o
时钟树
要想配置时钟首先必须要看明白时钟树。
  `" D; c. L2 U; k# Q. I4 B0 f" }

3 u* P& I$ X; w8 f) ~8 \0 G7 l
啊这。。。。我感觉比原来的时钟更人性化了哈，直接搞了个内部48MHz给USB啥的用了，这样就不用考虑怎么配置又有48MHz又相对最快频率啥的了，直接搞到最高频率。
3 c' l0 j, x8 T% z6 ^时钟树我就不解释了，就放这了，懂得都懂哈，不懂的康103啥的或者找个没有倍频功能单片机手册啥的康康，可能会更容易上手！

PLL
. f: D7 a, K+ K, i+ f/ \配置时钟精髓就是PLL倍频，因此搞清楚了它就很好解决了。
手册上对PLL配置步骤如下图：
9 ]( M) C- p. E# q4 U: _3 d

首先通过上面的时钟树也可以看出来PLL的时钟源有两种：HSI、HSE。PLL的分频、倍频配置在RCC_PLLCFGR寄存器中。
' l- ]$ z$ k* L# H- ^5 \) E% c; e配置PLL的过程是：
1.将RCC_CR的PLLON位清零来关闭PLL。
5 d( h. j$ n" M7 i2.查询RCC_CR的PLLRDY是否被清零了，如果该位为0说明PLL已经关闭。
3.配置分频、倍频系数等（单纯的使能或者关闭PLL_P、PLL_Q或者PLL_R不需要这些步骤，直接操作即可）。
4.将PLLON设置为1，再次启用PLL。
; r7 j8 W# h$ q9 f) {4 G# d5.通过在RCC_PLLCFGR寄存器中配置PLLPEN、PLLQEN、PLLREN来启用所需的PLL输出。 注：PLL输出频率不得大于170MHz。 当一个时钟源被直接使用或通过PLL作为一个系统时钟，是不可能停止它。

PWR
在不同的工作频率下，对应的电源模式也不一样。
: g9 _: O) a- S& W0 ^4 g可能是为了满足不同频率下的功耗管理，高时钟对应高内核电压，我使用TI的5529时也有倍频时修改内核电压的的操作。
g474的电源模式与各个时钟频率对应关系如下表：



PWR_CR1的VOS[1:0]对应Range2和Range1：



0 }0 A  @. u7 N; i2 u3 W$ X至于Range1的normal模式和boost模式是在PWR_CR5寄存器的R1MODE位配置，R1MODE为0就是boost模式：
4 Y3 ^0 y! J& b9 w- A+ O

1 l, J+ @5 `4 b( l, M. U& k
+ \/ u) W: {/ C* H4 n0 |g474的R1MODE位与SYSCLK的对应关系如下：

( w  ^: D, d: P% e! `. x
' T" _8 O9 ]9 S1 l
手册中还介绍了从range_normal切换到range_boost模式的步骤：

8 d/ k( \+ P% _  |8 K3 i3 ?3 R1 H
9 u& C. j9 {4 }: b* ]1 I# \' W# T
1.在切换到更高的系统频率之前，系统时钟必须用AHB分频器除以2。
2.清除的R1MODE位在PWR_CR5寄存器中。
3.在range1 boost模式中，根据新的频率目标调整等待状态的数量。
/ S7 [, x2 L/ Y# G) I4.配置并切换到新的系统频率。
2 u/ N% i2 T' |! S( h& @9 r5.等待至少1us，然后重新配置AHB预压器以获得所需的HCLK时钟频率
4 i& P; H( R3 `1 {* i) X7 A
+ s( m, r7 B6 T) b# z$ O; eFLASH
: y; @* C" Y( h: }. `3 Z/ X这个是我原来忽略的地方，原来就配置了PLL和PWR，然后倍频到140MHz就是极限了，后来我反复查阅手册，才发现了原来少了对FLASH的访问比率的配置。（可以看到上面的range_normal切换到range_boost模式步骤里已经提到了修改FLASH访问比率的事，但是由于没看懂是什么意思，还以为是延时1us，因此配置170MHz时候就失败了。）

8 ~1 m, i) T' v上面提到range_normal切换到range_boost步骤里有这么一句：
  K$ I- v0 I" g% q
9 I! w! _+ p' t0 J5 z) s在range1 boost模式中，根据新的频率目标调整等待状态的数量（FLASH_ACR的LATENCY位）。
" S, z6 ]2 H* D那么就看看这个 FLASH_ACR 的 LATENCY到底是个什么。
查阅手册找到这个寄存器：
' G! H* C+ c# T5 R
7 [9 I0 @2 o. d$ h3 z

4 B( p- L9 X, g, _可以看到LATENCY在最低位：



LATENCY[3:0]：这些位表示SYSCLK(系统时钟)周期与Flash访问时间的比率。
知道了它是干嘛的，那么它到底设置为多少合适呢？如下图所示：
, m* ]1 S: h& U5 I. n) Z1 \0 |, X

* i( o% q  h; j1 ?- \
+ H$ I2 n  P* a7 e2 D) y  u. @+ B为了正确地从闪存读取数据，等待状态(延迟)的数量必须根据CPU时钟(HCLK)的频率和内部电压范围的设备VCORE被正确地编程在闪存访问控制寄存器(FLASH_ACR)。参考第6.1.5节:动态电压缩放管理。表29显示了等待状态和CPU时钟频率之间的对应关系。

对号入座，我要设置为170MHz，模式为Range 1 Boost模式，那么对应LATENCY值应该为4WS，因此将其配置为4。

0 T5 D, I3 y5 e( V. O/ q' V1 V' Y9 h- uFLASH->ACR |= FLASH_ACR_LATENCY_4WS;

配置函数
3 o. q9 Z2 f9 X1 z3 B; ]( R有了上面的概念就可以进行编写时钟函数了。
步骤如下：
/ Q/ ?* p5 j- v8 m, [' }0 y$ l1.开启HSE（鄙人的板子HSE为8MHz）并确认HSE就绪；
2.关闭PLL并确认PLL已经关闭；
3.AHB二分频；
0 Z  N9 c" t2 H2 D! z. \) G4.配置为range1_boost（默认复位为range1_normal模式）；
5.配置FLASH_ACR的访问时间比率；
4 o7 K  I' U5 G1 s% N6.配置PLL；
7.打开PLL并确认PLL就绪；
, n! y' _* L5 M/ p' x8.使能PLL_R；
; n5 I4 A8 B0 o% u3 V" j- L; r9.配置系统时钟为PLL输入，并确认系统时钟就绪；
10.延时至少1us后切换AHB为不分频。
+ o# j5 x# J, f* h; T6 ]

1. u8 SYSCLK_170MHz(void)
   / d! r  V4 f) k* |3 j
2. {
   7 Q* A+ M: W/ O3 V: `% S/ u5 m8 V
3.         u16 temp = 0x2000;
   3 m6 e% P' M0 X+ Z: ?3 ]
4.         RCC->CR |= RCC_CR_HSEON;
   
5.         while((!(RCC->CR & RCC_CR_HSERDY))&&(--temp));//等待HSE就绪
   : z) w  H* z, z
6.         if(!temp)
   
7.         {
   ; N1 F' K. K+ d. p9 X. e* u
8.                 return FAILED;
   * e5 X6 D. @/ ~/ A: M5 t; `2 H( E
9.         }
   
10.         RCC->CR &= ~RCC_CR_PLLON;
    & C) A# ]7 y8 V  K. {' T$ ^3 x
11.         temp = 0x2000;
    " M! l( s& R+ I7 i( \3 F6 H
12.         while((RCC->CR & RCC_CR_PLLRDY) && (--temp));//等待PLL下线
    
13.         if(!temp)
    8 F8 G1 e/ ~; `
14.         {
    
15.                 return FAILED;
    1 C- v+ j* ]1 Z! n* Q$ X
16.         }
    + d! Q: G& L- q
17.         RCC->CFGR = RCC_CFGR_PPRE2_DIV1|RCC_CFGR_PPRE1_DIV2|RCC_CFGR_HPRE_DIV2|RCC_CFGR_SW_HSI;
    0 U( |" X7 R' {/ @9 u  r# I, n! r
18.         temp = 0x2000;
    - |' `1 j9 @: S% C+ F' d, |
19.         while(--temp);//等待AHB稳定
    3 d2 T/ h% j5 j$ X1 S3 f. R
20.         //RCC->APB1ENR1 |= RCC_APB1ENR1_PWREN;
    
21.         PWR->CR5 &= ~PWR_CR5_R1MODE;//设置为range1_boost
    
22.         FLASH->ACR &= ~FLASH_ACR_LATENCY;
    ! p" B; K* [; R6 z
23.         FLASH->ACR |= FLASH_ACR_LATENCY_4WS;
    , p5 ~8 R" r9 A$ l8 a& c9 t" ^# Z: Z
24.         temp = 0x2000;
    # a& R" ^0 g( e* t' L
25.         while(--temp);//等待系统稳定
    ; I2 U0 j' G  X
26.         RCC->PLLCFGR = (85<<RCC_PLLCFGR_PLLN_Pos)|(1<<RCC_PLLCFGR_PLLM_Pos)|RCC_PLLCFGR_PLLSRC_HSE;//(8*85)/2 = VCO = 340 MHz
    
27.         RCC->CR |= RCC_CR_PLLON;
    
28.         temp = 0xf000;
    
29.         while((!(RCC->CR & RCC_CR_PLLRDY)) && (--temp));//等待PLL准备就绪
    . ?( c5 ?( o7 Y7 B& ]2 c0 C
30.         if(!temp)
    0 u+ z; L8 K0 @" h1 Z0 l5 \4 w5 B
31.         {
    
32.                 return FAILED;
    
33.         }
    
34.         RCC->PLLCFGR |= RCC_PLLCFGR_PLLREN;
    & S  w% e3 A! S) N
35.         RCC->CFGR |= RCC_CFGR_SW_PLL;
    
36.         temp = 0xf000;
    4 U; U  p& W- S$ _8 V% E8 Y* d& N- ]
37.         while((RCC->CFGR & RCC_CFGR_SWS) != RCC_CFGR_SWS);//等待系统设置PLL主时钟完成标志位置位
    ( H# E2 z1 k" c3 J
38.         if(temp)
    ' _6 _6 C& F; \0 \% R# h$ ^
39.         {
    + c! E% o) m) t" U% b
40.                 temp = 0;
    
41.                 while(--temp);//等待系统稳定
    ) q8 t7 A6 ]! C; e/ D4 J
42.                 RCC->CFGR &= ~RCC_CFGR_HPRE;//AHB 不分频 == SYSCLK
    
43.                 return SUCCEED;
    
44.         }
    0 ^; w8 C" [' g/ D
45.         else
    / ~( t: v) Q3 K+ ~
46.         {
    
47.                 return FAILED;
    , |2 x. I: I9 G, h
48.         }        
    
49. }
    

复制代码

' M& j1 Q: B+ U然后就配置结束了，通过定时器验证确实为170MHz。

附录：RCC寄存器
5 b( V* ~+ M% r! W$ a2 d; p7 v最后：
附上本人写的寄存器配置，方便个人配置，要啥直接删注释就好：
4 ?0 J; L5 ^- P. B$ T  H

1. //================================RCC->CR========================================
   
2.         RCC->CR |= 0                //default: 0x0000 0063
   
3.         //        //RCC_CR_PLLRDY                //bit25【read only】:        PLL Ready
   
4.         //        |RCC_CR_PLLON                //bit24: 使能PLL。
   4 a9 P: ?2 \7 }" }) }
5.         //        |RCC_CR_CSSON                //bit19: 时钟安全系统使能。0 OFF ; 1 ON
   
6.         //        |RCC_CR_HSEBYP                //bit18: 0 HSE晶振不旁路        1 HSE晶振旁路
   ; P1 d' _' N% Y2 Q4 o7 n7 J
7.         //        //RCC_CR_HSERDY                //bit17【read only】:        HSE Ready
   
8.                 |RCC_CR_HSEON                //bit16: 使能HSE
   
9.         //        |RCC_CR_HSIRDY                //bit10: HSI16时钟准备就绪
   ) ~) _/ \$ r+ N: m
10.         //        |RCC_CR_HSIKERON        //bit09: 停止模式HSI是否启动
    
11.         //        |RCC_CR_HSION                //bit08: 1 HSION   0 OFF
    ! {) m, S( b- Y' [0 L! ]) R
12.         ;
    ' z% k( S5 b1 a2 `  j  X( z
13. 
    % _& y0 v$ f# d2 @1 p' \
14. //================================RCC->PLLCFGR ========================================
    7 E4 D" w/ \, n+ X
15.         RCC->PLLCFGR = 0                //default: 0x0000 1000
    
16.         //        |RCC_PLLCFGR_PLLPDIV        //bit31-27[4:0]: P 分频 给ADC用
    
17.                                                                 // 00000: PLL “P” clock is controlled by the bit PLLP
    , M, O- F5 r* x2 E
18.                                                                 // 00001: Reserved.
    $ _" h. U% c( v& o
19.                                                                 // 00010: PLL “P” clock = VCO / 2
    " u" F. R0 Q! Q9 Y3 J: \
20.                                                                 // ....
    
21.                                                                 // 11111: PLL “P” clock = VCO / 31
    
22.         //        |RCC_PLLCFGR_PLLR                //bit26-25[1:0]: 锁相环R 分频
    
23.                                                         ///        // 00: PLLR = 2
    
24.                                                                 // 01: PLLR = 4
    4 I  ]4 d! M! Y6 `. I" U4 \2 R
25.                                                                 // 10: PLLR = 6
    
26.                                                                 // 11: PLLR = 8
    7 h6 J7 @6 `1 @- I. P
27.         //        |RCC_PLLCFGR_PLLREN                //bit24: PLLR使能
    
28.         //        |RCC_PLLCFGR_PLLQ_0                //bit22-21[1:0]: Q分频，USB用。分频参数与R分频一样
    $ w( M5 W! ]1 `$ W* M
29.         //        |RCC_PLLCFGR_PLLQEN                //bit20: PLLQ使能
    
30.         //        |RCC_PLLCFGR_PLLP                //bit17: P 分频
    
31.                                                                 // 0: PLLP = 7
    
32.                                                                 // 1: PLLP = 17
    * \: g0 ~& H. d) Q  q3 U
33.         //        |RCC_PLLCFGR_PLLPEN                //bit16: PLLP 使能
    
34.         //----------------------- VCO = 280MHz
    . J9 \  K# S1 [9 k9 S
35.                 |(70<<RCC_PLLCFGR_PLLN_Pos)//bit14-08[6:0]: PLL的倍频 不能小于8
    & H% e- D6 `8 R2 d0 I- A) S" |+ i! x
36.                                                                 // 0000000: PLLN = 0 wrong configuration
    . s9 I6 F3 X+ E
37.                                                                 // 0000001: PLLN = 1 wrong configuration
    6 x+ g: k+ X9 R) p  ]7 p
38.                                                                 // ...
    4 l: s8 m+ _* l9 t, N
39.                                                                 // 0000111: PLLN = 7 wrong configuration
    
40.                                                                 // 0001000: PLLN = 8
    
41.                                                                 // 0001001: PLLN = 9
    / C& @4 g/ `! J1 M: L
42.                                                                 // ...
    
43.                                                                 // 1111111: PLLN = 127
    % B3 k: t$ a. Y9 U
44.                 |(1<<RCC_PLLCFGR_PLLM_Pos)//bit07-04[3:0]: PLL初始分频
    3 V  o9 O( P; }5 B7 I4 Z3 L
45.                                                                 // 0000: PLLM = 1
    ! e% P; L1 Y' Q# S
46.                                                         ///        // 0001: PLLM = 2
    0 g9 S" ]# e7 f* P) O* S
47.                                                                 // 0010: PLLM = 3
    
48.                                                                 // 0011: PLLM = 4
    
49.                                                                 // 0100: PLLM = 5
    
50.                                                                 // 0101: PLLM = 6
    
51.                                                                 // 0110: PLLM = 7
    
52.                                                                 // 0111: PLLM = 8
    5 E/ s) `: {9 n2 x# ]1 Y
53.                                                                 // 1000: PLLSYSM = 9
    
54.                                                                 // ...
    # W* Q+ u/ U5 p" C
55.                                                                 // 1111: PLLSYSM= 16
    5 z( Z; \* f  q' S
56.                 |RCC_PLLCFGR_PLLSRC                //bit01-00[1:0]: PLL时钟源选择。
    
57.                                                                 // 00: No clock sent to PLL
    
58.                                                                 // 01: No clock sent to PLL
    , S; U/ X& i" E; t9 ?( r$ s
59.                                                                 // 10: HSI16 clock selected as PLL clock entry
    2 y% ?* [: \1 S- x7 L3 g5 y- J
60.                                                         ///        // 11: HSE clock selected as PLL clock entry
    ( T% h# [) T% z  t7 H
61.         ;
    
62. 
    ) Q1 K: Z/ o/ d, i2 X
63. //================================RCC->CFGR========================================
    8 e, g2 @0 ^. n$ ^1 H  z/ R$ k6 r
64.         RCC->CFGR = 0                        //default: 0x0000 0005
      _# ^8 {4 e  c$ Y8 B5 z) i7 q9 d) k
65.         //        |RCC_CFGR_MCOPRE                //bit30-28[2:0]: MCO输出时钟分频
    * }, Y; k9 ]  s% h8 s1 f0 S. y
66.                                                                 // 000: MCO is divided by 1
    0 `$ ~5 p5 @! w3 z# B7 D
67.                                                                 // 001: MCO is divided by 2
    
68.                                                                 // 010: MCO is divided by 4
    
69.                                                                 // 011: MCO is divided by 8
    
70.                                                                 // 100: MCO is divided by 16
    
71.                                                                 // Others: not allowed
    * N$ h+ A0 K/ {6 ]( B: P
72.         //        |RCC_CFGR_MCOSEL                //bit27-24[3:0]: MCO输出时钟选择
    # d6 g* H# I7 O* W3 g' [+ U# c7 F
73.                                                                 // 0000: MCO output disabled, no clock on MCO
    8 I, a0 L2 M( I8 u4 s
74.                                                                 // 0001: SYSCLK system clock selected
    
75.                                                                 // 0010: Reserved, must be kept at reset value
    7 q& m# n4 ~) K# h9 r
76.                                                                 // 0011: HSI16 clock selected
    & @8 s7 x7 y! K; f
77.                                                                 // 0100: HSE clock selected
    / b$ Q: }# m  |
78.                                                                 // 0101: Main PLL clock selected
    
79.                                                                 // 0110: LSI clock selected
      p/ M" v' |: |( j, F
80.                                                                 // 0111: LSE clock selected
    
81.                                                                 // 1000: Internal HSI48 clock selected
    ' p7 Q3 D: g# G/ U5 b7 E
82.                 |RCC_CFGR_PPRE2_DIV2        //bit13-11[2:0]: APB2预分频
    
83.                                                                 // 0xx: HCLK not divided
    
84.                                                                 // 100: HCLK divided by 2
    : s6 A) v' e# [( o, a9 C
85.                                                                 // 101: HCLK divided by 4
    
86.                                                                 // 110: HCLK divided by 8
    & P) u% L# B2 x" A5 ]/ f
87.                                                                 // 111: HCLK divided by 16
    0 Y+ _/ Q6 L8 p  U6 c* n) c* U* C: ]
88.                 |RCC_CFGR_PPRE1_DIV4        //bit10-08[2:0]: APB1预分频
    5 e4 P6 S9 v. R
89.                                                                 // 0xx: HCLK not divided
    
90.                                                                 // 100: HCLK divided by 2
    8 I: ^$ g8 A' e, W0 t; N2 I
91.                                                                 // 101: HCLK divided by 4
    ( E0 j( T8 |9 X0 J8 W
92.                                                                 // 110: HCLK divided by 8
    % N. \' W/ o- _1 M
93.                                                                 // 111: HCLK divided by 16
    / W7 [) k: Y' Y9 S
94.         //        |RCC_CFGR_HPRE                        //bit07-04[3:0]: AHB预分频（改变core电压之前应该先查看这些时钟频率）
    
95.                                                                 // 0xxx: SYSCLK not divided
    
96.                                                                 // 1000: SYSCLK divided by 2
    
97.                                                                 // 1001: SYSCLK divided by 4
    ; U: a" \9 n7 f/ T& c0 I1 K
98.                                                                 // 1010: SYSCLK divided by 8
    
99.                                                                 // 1011: SYSCLK divided by 16
    
100.                                                                 // 1100: SYSCLK divided by 64
     
101.                                                                 // 1101: SYSCLK divided by 128
     8 C( V$ b- j, w3 U% `
102.                                                                 // 1110: SYSCLK divided by 256
     
103.                                                                 // 1111: SYSCLK divided by 512
     % m, V" Q) n# s9 ^3 G
104.         //RCC_CFGR_SWS                        //bit03-02[1:0]【read only】:系统时钟源选择状态，该位与SW对应。
     * [8 \5 j5 [3 E
105.                 |RCC_CFGR_SW                //bit01-00[1:0]: 系统时钟源选择。
     
106.                                                                 // 00: Reserved, must be kept at reset value
     
107.                                                                 // 01: HSI16 selected as system clock
     
108.                                                                 // 10: HSE selected as system clock
     
109.                                                         ///        // 11: PLL selected as system clock
     
110.         ;

复制代码

下面是RCC寄存器：
8 L6 U/ [& v1 A' C- R! {
: Q- a" g5 Q8 J9 ~4 ?9 W

1. void RCC_Init(void)
   8 ]6 R( t7 w6 V8 y
2. {
   & |/ ?' T% s. y
3.         //--------------------------------------------------------------------------------------//
   
4.         //---------------------------------------- AHB1 ----------------------------------------//
   & X3 [% w* i7 h' p( t4 T
5.         //--------------------------------------------------------------------------------------//
   
6.         RCC->AHB1RSTR |= 0                        //default: 0x0000 0000
   ( r. l% i4 ?" W% x1 f/ I
7.         //        |RCC_AHB1RSTR_CRCRST                //bit12
   ; M/ k. m2 E1 U
8.         //        |RCC_AHB1RSTR_FLASHRST                //bit08
   : R( G% M4 t6 A# V* ^$ g
9.         //        |RCC_AHB1RSTR_FMACRST                //bit04
   ! M" M: ^4 Q" \# @  w  S- ^
10.         //        |RCC_AHB1RSTR_CORDICRST                //bit03
    " F8 n) q8 D- M* Z/ o' T* E
11.         //        |RCC_AHB1RSTR_DMAMUX1RST        //bit02
    ' f/ M+ o- m9 K
12.         //        |RCC_AHB1RSTR_DMA2RST                //bit01
    & `- C7 h3 `- F9 K' J
13.         //        |RCC_AHB1RSTR_DMA1RST                //bit00
    ) t! @$ T2 t- V* Y; d' f7 _) t+ w
14.         ;
      p' R7 ]5 W5 W: c5 A2 M: j
15.         RCC->AHB1RSTR &= 0xffffffff        //default: 0x0000 0000
    
16.         //        &~RCC_AHB1RSTR_CRCRST                //bit12
    
17.         //        &~RCC_AHB1RSTR_FLASHRST                //bit08
    # }' g) {" q- l; i  n, \' E
18.         //        &~RCC_AHB1RSTR_FMACRST                //bit04
      U+ Y4 k/ [% W2 w  ?8 n1 P" M3 }
19.         //        &~RCC_AHB1RSTR_CORDICRST        //bit03
    5 A7 Y- r, K( q! }
20.         //        &~RCC_AHB1RSTR_DMAMUX1RST        //bit02
    
21.         //        &~RCC_AHB1RSTR_DMA2RST                //bit01
    & P- j( z( `; b/ D# U9 W/ c, N
22.         //        &~RCC_AHB1RSTR_DMA1RST                //bit00
    3 J& U8 q1 j4 O
23.         ;
    
24.         
    
25.         RCC->AHB1ENR |= 0                        //default: 0x0000 0100
    
26.         //        |RCC_AHB1ENR_CRCEN                        //bit12
    
27.         //        |RCC_AHB1ENR_FLASHEN                //bit08
    4 _/ Z9 W2 C# V6 w* r
28.         //        |RCC_AHB1ENR_FMACEN                        //bit04
    
29.         //        |RCC_AHB1ENR_CORDICEN                //bit03
    3 v! w- l  M& W: g- x
30.         //        |RCC_AHB1ENR_DMAMUX1EN                //bit02
    
31.         //        |RCC_AHB1ENR_DMA2EN                        //bit01
    
32.         //        |RCC_AHB1ENR_DMA1EN                        //bit00
    : Z$ o4 z0 F: V$ m
33.         ;
    
34.         //--------------------------------------------------------------------------------------//
    
35.         //---------------------------------------- AHB2 ----------------------------------------//
      h# }# g$ ~0 U; k4 e5 q: k/ I
36.         //--------------------------------------------------------------------------------------//
    ! d1 F6 C& z. K. ]" H
37.         RCC->AHB2RSTR |= 0                        //defualt: 0x0000 0000
    6 V1 w8 O: d4 ?* c2 {2 ~
38.         //        |RCC_AHB2RSTR_RNGRST                //bit26
    8 p! i- r1 S1 ]5 S
39.         //        |RCC_AHB2RSTR_RNGRST                //bit24
    0 C9 q; V) G/ i3 t
40.         //        |RCC_AHB2RSTR_DAC4RST                //bit19
    7 z9 n9 M7 v0 o8 W, j5 V
41.         //        |RCC_AHB2RSTR_DAC3RST                //bit18
    ! O+ p* U7 a# N) K2 W- O+ k
42.         //        |RCC_AHB2RSTR_DAC2RST                //bit17
    
43.         //        |RCC_AHB2RSTR_DAC1RST                //bit16
    
44.         //        |RCC_AHB2RSTR_ADC345RST                //bit14
    
45.         //        |RCC_AHB2RSTR_ADC12RST                //bit13
    & W' W. b: y! V6 {  U/ Z# W/ v: m) Y
46.         //        |RCC_AHB2RSTR_GPIOGRST                //bit06
    
47.         //        |RCC_AHB2RSTR_GPIOFRST                //bit05
    
48.         //        |RCC_AHB2RSTR_GPIOERST                //bit04
    
49.         //        |RCC_AHB2RSTR_GPIODRST                //bit03
    0 T) k; U" S3 K
50.                 |RCC_AHB2RSTR_GPIOCRST                //bit02
    % f. ?3 |  a+ E% H8 X
51.         //        |RCC_AHB2RSTR_GPIOBRST                //bit01
    
52.         //        |RCC_AHB2RSTR_GPIOARST                //bit00
    6 B. i% W' J2 [- b0 a0 e1 ~
53.         ;
    2 u( H- Q3 s6 A6 L2 G+ H( x
54.         RCC->AHB2RSTR &= 0xffffffff        //defualt: 0x0000 0000
    
55.         //        &~RCC_AHB2RSTR_RNGRST                //bit26
    
56.         //        &~RCC_AHB2RSTR_RNGRST                //bit24
    
57.         //        &~RCC_AHB2RSTR_DAC4RST                //bit19
    
58.         //        &~RCC_AHB2RSTR_DAC3RST                //bit18
    
59.         //        &~RCC_AHB2RSTR_DAC2RST                //bit17
    
60.         //        &~RCC_AHB2RSTR_DAC1RST                //bit16
    
61.         //        &~RCC_AHB2RSTR_ADC345RST        //bit14
    ' M- m. `. H# O2 Q
62.         //        &~RCC_AHB2RSTR_ADC12RST                //bit13
    % L+ u6 @8 R$ v% {
63.         //        &~RCC_AHB2RSTR_GPIOGRST                //bit06
    
64.         //        &~RCC_AHB2RSTR_GPIOFRST                //bit05
    0 }( L& E  z+ P" [% Z+ M1 O
65.         //        &~RCC_AHB2RSTR_GPIOERST                //bit04
    
66.         //        &~RCC_AHB2RSTR_GPIODRST                //bit03
    
67.                 &~RCC_AHB2RSTR_GPIOCRST                //bit02
      R+ B+ C! _1 D# h* E# o/ G; F
68.         //        &~RCC_AHB2RSTR_GPIOBRST                //bit01
    
69.         //        &~RCC_AHB2RSTR_GPIOARST                //bit00
    . I2 D. p! r/ c: u8 f
70.         ;
    
71.         RCC->AHB2ENR = 0                        //default: 0x0000 0000
    
72.         //        |RCC_AHB2ENR_RNGEN                        //bit26
    
73.         //        |RCC_AHB2ENR_DAC4EN                        //bit19
    + i* V9 E4 i6 s5 U7 o/ F
74.         //        |RCC_AHB2ENR_DAC3EN                        //bit18
    
75.         //        |RCC_AHB2ENR_DAC2EN                        //bit17
    
76.         //        |RCC_AHB2ENR_DAC1EN                        //bit16
    
77.         //        |RCC_AHB2ENR_ADC345EN                //bit14
    + n3 V1 O( N' h* H
78.         //        |RCC_AHB2ENR_ADC12EN                //bit13
    % ~4 ^" t' C) t  s2 d
79.         //        |RCC_AHB2ENR_GPIOGEN                //bit06
    
80.         //        |RCC_AHB2ENR_GPIOFEN                //bit05
    * i: e* p. N2 ^1 @# ]$ H- P& @* _
81.         //        |RCC_AHB2ENR_GPIOEEN                //bit04
    5 f, u! b. k) P% f. k/ ^2 U5 @
82.         //        |RCC_AHB2ENR_GPIODEN                //bit03
    
83.                 |RCC_AHB2ENR_GPIOCEN                //bit02
    7 }' V* g( G; r. F; T
84.         //        |RCC_AHB2ENR_GPIOBEN                //bit01
    6 B/ J# |. w/ Z
85.         //        |RCC_AHB2ENR_GPIOAEN                //bit00
    
86.         ;
    
87.         //--------------------------------------------------------------------------------------//
    $ ~$ W3 [; n" x0 w: x
88.         //---------------------------------------- AHB3 ----------------------------------------//
    + u! [* ^8 r% H  J
89.         //--------------------------------------------------------------------------------------//
    
90.         RCC->AHB3RSTR |= 0                        //default:0x0000 0000
    * Q4 I$ K% e% P" h& K
91.         //        |RCC_AHB3RSTR_QSPIRST                //bit08
    
92.         //        |RCC_AHB3RSTR_FMCRST                //bit00
    
93.         ;
    
94.         RCC->AHB3RSTR &= 0xffffffff        //default:0x0000 0000
    
95.         //        &~RCC_AHB3RSTR_QSPIRST                //bit08
    
96.         //        &~RCC_AHB3RSTR_FMCRST                //bit00
    " g; e- l4 L4 u0 ~5 s9 [; V
97.         ;
    5 T; u% x+ n! n! [# J
98. 
    ! R$ F8 V% H1 {. \4 M% p! I' V
99.         RCC->AHB3ENR |= 0                        //default: 0x0000 0000
    3 W& U* j0 U/ l+ o2 `1 O' o
100.         //        |RCC_AHB3ENR_QSPIEN                        //bit08
     
101.         //        |RCC_AHB3ENR_FMCEN                        //bit00
     
102.         ;
     1 Z/ s5 `! a& m/ G: A+ j
103.         //--------------------------------------------------------------------------------------//
     ! `% A7 W" m" z& q9 [$ O
104.         //---------------------------------------- APB1 ----------------------------------------//
     8 L9 x1 ~3 i/ X/ ?5 g
105.         //--------------------------------------------------------------------------------------//
     
106.         RCC->APB1RSTR1 |= 0                        //default: 0x0000 0000
     
107.         //        |RCC_APB1RSTR1_LPTIM1RST        //bit31
     - p; A$ m7 E7 O$ S; O0 x
108.         //        |RCC_APB1RSTR1_I2C3RST                //bit30
     
109.         //        |RCC_APB1RSTR1_PWRRST                //bit28
     9 Z# e$ i: L, P$ |
110.         //        |RCC_APB1RSTR1_FDCANRST                //bit25
     6 ?+ r3 _% b1 E% E2 x
111.         //        |RCC_APB1RSTR1_USBRST                //bit23
     ( C( h5 k( P  _  d( h0 i
112.         //        |RCC_APB1RSTR1_I2C2RST                //bit22
     - ^+ z6 b, J8 {- p, T8 E
113.         //        |RCC_APB1RSTR1_I2C1RST                //bit21
     ; \2 {2 I! P4 I
114.         //        |RCC_APB1RSTR1_UART5RST                //bit20
     
115.         //        |RCC_APB1RSTR1_UART4RST                //bit19
     ' h; P6 G" i) y& s% H
116.         //        |RCC_APB1RSTR1_USART3RST        //bit18
     2 d. O9 P; \! M1 Z, m! p/ K9 }5 U
117.         //        |RCC_APB1RSTR1_USART2RST        //bit17
     $ i, Y1 O" W% N% |+ v3 g7 I6 W+ Z
118.         //        |RCC_APB1RSTR1_SPI3RST                //bit15
     
119.         //        |RCC_APB1RSTR1_SPI2RST                //bit14
     
120.         //        |RCC_APB1RSTR1_CRSRST                //bit08
     # t' s& I6 M" u
121.                 |RCC_APB1RSTR1_TIM7RST                //bit05
     * d. `1 H5 j8 U# g- V
122.         //        |RCC_APB1RSTR1_TIM6RST                //bit04
     
123.         //        |RCC_APB1RSTR1_TIM5RST                //bit03
     % ~. ^2 |; A5 H! Q
124.         //        |RCC_APB1RSTR1_TIM4RST                //bit02
     ' t' e! O7 Z, I+ \) S+ f& a5 ~. q
125.         //        |RCC_APB1RSTR1_TIM3RST                //bit01
     ) j( T6 B8 A! @4 x5 \% H4 J
126.         //        |RCC_APB1RSTR1_TIM2RST                //bit00
     
127.         ;
     
128.         RCC->APB1RSTR1 &= 0xffffffff//default: 0x0000 0000
     4 R* ^: |) H' E2 U
129.         //        &~RCC_APB1RSTR1_LPTIM1RST        //bit31
     
130.         //        &~RCC_APB1RSTR1_I2C3RST                //bit30
     
131.         //        &~RCC_APB1RSTR1_PWRRST                //bit28
     
132.         //        &~RCC_APB1RSTR1_FDCANRST        //bit25
     
133.         //        &~RCC_APB1RSTR1_USBRST                //bit23
     
134.         //        &~RCC_APB1RSTR1_I2C2RST                //bit22
     
135.         //        &~RCC_APB1RSTR1_I2C1RST                //bit21
     
136.         //        &~RCC_APB1RSTR1_UART5RST        //bit20
     
137.         //        &~RCC_APB1RSTR1_UART4RST        //bit19
     ' j; L/ D' v/ {1 g- k- Q( V' V
138.         //        &~RCC_APB1RSTR1_USART3RST        //bit18
     
139.         //        &~RCC_APB1RSTR1_USART2RST        //bit17
       |+ ~6 W( [: O3 C' D  e
140.         //        &~RCC_APB1RSTR1_SPI3RST                //bit15
     
141.         //        &~RCC_APB1RSTR1_SPI2RST                //bit14
     0 N' Q3 I; z: f: o/ P
142.         //        &~RCC_APB1RSTR1_CRSRST                //bit08
     
143.                 &~RCC_APB1RSTR1_TIM7RST                //bit05
     
144.         //        &~RCC_APB1RSTR1_TIM6RST                //bit04
     
145.         //        &~RCC_APB1RSTR1_TIM5RST                //bit03
     
146.         //        &~RCC_APB1RSTR1_TIM4RST                //bit02
     * A$ E+ b$ Q! L& B. k; b. j+ X
147.         //        &~RCC_APB1RSTR1_TIM3RST                //bit01
     
148.         //        &~RCC_APB1RSTR1_TIM2RST                //bit00
     
149.         ;
     ' [, \% M1 |. J  ^' Q$ p: @
150. 
     
151.         RCC->APB1ENR1 |= 0                        //default: 0x0000 0400
     
152.         //        |RCC_APB1ENR1_LPTIM1EN                //bit31
     
153.         //        |RCC_APB1ENR1_I2C3EN                //bit30
     5 N9 B4 h4 t: C7 z/ z
154.         //        |RCC_APB1ENR1_PWREN                        //bit28
     
155.         //        |RCC_APB1ENR1_FDCANEN                //bit25
     , A+ ^5 v% q% w) W  z
156.         //        |RCC_APB1ENR1_USBEN                        //bit23
     % A+ [! s0 T+ Q
157.         //        |RCC_APB1ENR1_I2C2EN                //bit22
     
158.         //        |RCC_APB1ENR1_I2C1EN                //bit21
     - s) e) n2 `, [4 j/ E, W
159.         //        |RCC_APB1ENR1_UART5EN                //bit20
     6 O1 `4 k9 q1 x$ c# Q% L5 K; b3 q
160.         //        |RCC_APB1ENR1_UART4EN                //bit19
     
161.         //        |RCC_APB1ENR1_USART3EN                //bit18
     
162.         //        |RCC_APB1ENR1_USART2EN                //bit17
     
163.         //        |RCC_APB1ENR1_SPI3EN                //bit15
     
164.         //        |RCC_APB1ENR1_SPI2EN                //bit14
     . o6 R- K! P' J& ^# A4 f6 ~6 b4 u
165.         //        |RCC_APB1ENR1_WWDGEN                //bit11
     : G7 H6 H1 I2 m5 }$ y/ k+ J) {' F
166.         //        |RCC_APB1ENR1_RTCAPBEN                //bit10
     
167.         //        |RCC_APB1ENR1_CRSEN                        //bit08
     7 k5 i5 G+ U/ H, \' r+ p
168.                 |RCC_APB1ENR1_TIM7EN                //bit05
     
169.         //        |RCC_APB1ENR1_TIM6EN                //bit04
     ; Y; p0 P. A9 [- ]
170.         //        |RCC_APB1ENR1_TIM5EN                //bit03
     
171.         //        |RCC_APB1ENR1_TIM4EN                //bit02
     
172.         //        |RCC_APB1ENR1_TIM3EN                //bit01
     9 T9 A; x4 h( @( U: e5 V' _3 ^
173.         //        |RCC_APB1ENR1_TIM2EN                //bit00
     
174.         ;
     
175. 
     7 i$ t( X$ W, ]+ U- L1 a
176. 
     5 m/ j" Z0 c' n7 F0 m0 p, }2 b
177.         RCC->APB1RSTR2 |= 0                        //default: 0x0000 0000
     
178.         //        |RCC_APB1RSTR2_UCPD1RST                //bit08
     9 P/ L* w- K2 Y/ A9 [
179.         //        |RCC_APB1RSTR2_I2C4RST                //bit01
     
180.         //        |RCC_APB1RSTR2_LPUART1RST        //bit00
     
181.         ;
     + Z% @& \" I9 x2 z
182.         RCC->APB1RSTR2 &= 0xffffffff//default: 0x0000 0000
     & e. t$ l0 m, O$ n/ H
183.         //        &~RCC_APB1RSTR2_UCPD1RST        //bit08
     
184.         //        &~RCC_APB1RSTR2_I2C4RST                //bit01
     / Q% X8 O) @& Q1 C$ j5 p9 x7 Q
185.         //        &~RCC_APB1RSTR2_LPUART1RST        //bit00
     
186.         ;
     
187. 
     / }6 D7 w' U7 y# W: e  m% O' q" l( ^
188.         RCC->APB1ENR2 |= 0                        //default: 0x0000 0000
     
189.         //        |RCC_APB1ENR2_UCPD1EN                //bit08
     
190.         //        |RCC_APB1ENR2_I2C4EN                //bit01
     
191.         //        |RCC_APB1ENR2_LPUART1EN                //bit00
     
192.         ;
     1 {1 c( ?  I0 R  s0 M( F4 ]
193.         //--------------------------------------------------------------------------------------//
     6 F4 z0 _# `' P  f8 s  h* |
194.         //---------------------------------------- APB2 ----------------------------------------//
     
195.         //--------------------------------------------------------------------------------------//
     - N$ R- _3 f+ Z+ a5 v' q
196.         RCC->APB2RSTR |= 0                        //default: 0x0000 0000
     
197.         //        |RCC_APB2RSTR_HRTIM1RST                //bit26
     
198.         //        |RCC_APB2RSTR_SAI1RST                //bit21
     " k7 u2 \! y  f5 K! q  A+ u' W
199.         //        |RCC_APB2RSTR_TIM20RST                //bit20
     ' u( @( W  a: n! ~7 r. x, K
200.         //        |RCC_APB2RSTR_TIM17RST                //bit18
     ' D0 p& O9 E2 Y+ _7 E& @, v2 `( X
201.         //        |RCC_APB2RSTR_TIM16RST                //bit17
     6 H0 D0 p5 Z+ @
202.         //        |RCC_APB2RSTR_TIM15RST                //bit16
     ) D9 l  s! f; ?- r
203.         //        |RCC_APB2RSTR_SPI4RST                //bit15
     8 E& j/ i& s$ Y
204.         //        |RCC_APB2RSTR_USART1RST                //bit14
     
205.         //        |RCC_APB2RSTR_TIM8RST                //bit13
     # ]+ ]4 R" g6 h
206.         //        |RCC_APB2RSTR_SPI1RST                //bit12
     0 ]/ e" y5 U0 C/ |1 X! y
207.         //        |RCC_APB2RSTR_TIM1RST                //bit11
     
208.         //        |RCC_APB2RSTR_SYSCFGRST                //bit00
     
209.         ;
     % W2 y' B( v, K$ J+ E  G
210.         RCC->APB2RSTR &= 0xffffffff        //default: 0x0000 0000
     " y# A6 m8 D( K
211.         //        &~RCC_APB2RSTR_HRTIM1RST        //bit26
     ( w! `& b/ |8 e8 f' n' a
212.         //        &~RCC_APB2RSTR_SAI1RST                //bit21
     ' C. q! b6 e  X0 ]  B5 D
213.         //        &~RCC_APB2RSTR_TIM20RST                //bit20
     ; Y8 c, w% N' M) M% K, z4 j
214.         //        &~RCC_APB2RSTR_TIM17RST                //bit18
     8 z$ a& O! g  \, u, r1 {7 g
215.         //        &~RCC_APB2RSTR_TIM16RST                //bit17
     
216.         //        &~RCC_APB2RSTR_TIM15RST                //bit16
     
217.         //        &~RCC_APB2RSTR_SPI4RST                //bit15
     & ^: r4 J  F' B$ x2 ~5 Q+ \  ^
218.         //        &~RCC_APB2RSTR_USART1RST        //bit14
     
219.         //        &~RCC_APB2RSTR_TIM8RST                //bit13
     
220.         //        &~RCC_APB2RSTR_SPI1RST                //bit12
     
221.         //        &~RCC_APB2RSTR_TIM1RST                //bit11
     
222.         //        &~RCC_APB2RSTR_SYSCFGRST        //bit00
     9 u& g# ]! @& s7 o, P' y4 o) J8 Z
223.         ;
     
224. 
     7 s" K' g2 |# ~, i
225.         RCC->APB2ENR |= 0                        //default: 0x0000 0000
     
226.         //        |RCC_APB2ENR_HRTIM1EN                //bit26
     3 e& G' o& a& G8 a8 J- c) m  ~" K; A
227.         //        |RCC_APB2ENR_SAI1EN                        //bit21
     * U: i3 V. W9 T1 P0 w' B" T
228.         //        |RCC_APB2ENR_TIM20EN                //bit20
       ?' _4 ^6 i- D2 ?  s7 J
229.         //        |RCC_APB2ENR_TIM17EN                //bit18
     ' H2 m1 _4 _  ~6 [2 C
230.         //        |RCC_APB2ENR_TIM16EN                //bit17
     
231.         //        |RCC_APB2ENR_TIM15EN                //bit16
     : Z! M- c% v9 I) m
232.         //        |RCC_APB2ENR_SPI4EN                        //bit15
     
233.         //        |RCC_APB2ENR_USART1EN                //bit14
     : @9 G3 q0 k% C! V3 O
234.         //        |RCC_APB2ENR_TIM8EN                        //bit13
     + P1 F( M% X. R. x
235.         //        |RCC_APB2ENR_SPI1EN                        //bit12
     8 l; x# k/ P+ j
236.         //        |RCC_APB2ENR_TIM1EN                        //bit11
     9 k: o# X5 M- H# h8 p8 t! s3 y* q* J
237.         //        |RCC_APB2ENR_SYSCFGEN                //bit00
     
238.         ;
     
239. }

复制代码

, x$ \/ X. W/ Y: V- h
————————————————
版权声明：Vice Versa XL


5 O& e9 J4 w' [+ D# G$ t+ m