01前言

为了让客户在原理图设计阶段少走弯路，我这里结合客户评估和设计阶段常遇到的问题，整理了一下 BlueNRG-1/-2 相关设计及注意事项以备客户解惑用。

& j5 z, k# l2 p& K

02BlueNRG-1/-2 的原理图参数说明及设计注意事项

2.1. BlueNRG-1/-2 原理图及参数如下：

通过断点和单步调试，我们发现出现问题的指令如下所示：
& l2 Z5 Y9 ?0 `- [9 [1 T8 c

! T) B$ g8 l7 t: s# q2 g8 X

图1.IDB007V1_schematic

  z" Y( c( E# ?# _5 l

+ {& e. i+ N' p' ~% H
3 p7 ?4 j2 o+ Y% Y5 i5 Z0 O

图2.IDB008V2_schematic

+ S% c- Q$ {+ O, z) X" |6 D# J- C

* [4 v" h8 ?* O- U* e" c6 c4 z5 N) l

表1. 基于 BlueNRG-1/2 板子的元器件说明

. [& _. u& @2 A4 k" d" d( P

2.2. 原理图设计注意事项：

1. C4 的取值只能是 150nf 或者 220nf，否则会影响系统的稳定。
7 G8 n" F8 K; {2. 设计成 SMPS ON 的是时候，D1 中的 pin1 和 pin2 之间焊接一颗电感，该电感的具体要求如下：标称值为 10 uH 或 4.7 uH ，但 DCR 务必小于 1ohm 且额定电流必须大于 100 mA。
3. RXD/TXD 必须接到 DIO11 和 DIO08 pin，否则后续将无法使用 RF Flash utility 工具和 BlueNRG GUI 工具。
, B3 l" k2 |) E- |  V9 s4. 这里的 L1=2nH，L5=3.9nH 建议保留,这有助于抑制最后通道的杂散并减少晶体和RF 信号间的相互影响。
5. 建议预留 ANATEST0 pin 和 ANATEST1 pin 的测试点，以便后续测试高速晶体的启振时间。
2 f5 `* b+ @& W# U9 W/ }  C6. DIO7 建议通过 100kohm 电阻接地并预留测试点：为强制执行 updater 代码(参见预先编程的引导加载程序)，建议将 IO7 引脚拉高并硬件复位设备。

* z8 J. @) H: t% q) v/ x! z

03BlueNRG-LP/LPS 的原理图参数说明及设计注意事项

5 h- Y/ \# v) O9 N* o% n

3.1. BlueNRG-LP 原理图及参数如下：

5 ?1 l7 A; C+ e# x4 s6 S( T

5 Y! Y) u, ?2 R

图3.IDB011V1_schematic

图4.IDB011V2_schematic

* d4 [1 u) N: r6 g5 q# o5 M" t

3.2. BlueNRG-LPS 原理图及参数说明如下：

$ b  a' A8 y. i! F' M: z
0 M$ X5 E0 U2 z7 F( `

图5.IDB012V1_schematic

% R  g# J# J7 ^2 w# m* n1 x

6 Q- c" W; F4 W2 q4 R9 [( H- S: ?

表2. 基于 BlueNRG-LP/LPS 板子的元器件说明

4 r. H9 s) o9 A$ m; R& B: t5 D) D

3.3. 原理图设计注意事项：

1. CAP 的取值只能是 150nf 或者 220nf，否则会影响系统的稳定。
  Q; ~" ]6 f7 Z1 _2. 设计成 SMPS ON 的是时候，D1 中的 pin1 和 pin2 之间焊接一颗电感，该电感的具体要求如下：标称值为 10 uH 或 2.2 uH 或 1.5uH，但 DCR 务必小于 1ohm 且额定电流必须大于 100 mA。
7 s* y/ d- G6 ~  @+ y/ n+ P0 g

$ F( d+ N- A1 {- e- n$ f2 p

表3.SMPS BOM information

& V, O; O+ X3 ]1 {  f" F: K

3. 对于 BlueNRG-LP 芯片 RXD/TXD 必须接到 PA8 和 PA9 pin，而对于 BlueNRGLPS 芯片 RXD/TXD 必须接到 PB0 和 PA1 pin。否则，后续将无法使用 RF Flash utility 工具和 BlueNRG GUI 工具。
4. 实际应用中 Q1(32KHZ 晶体)可以省略，Q2(32MHZ 晶体)需符合 Fnom=32Mhz，fTOL建议选择±20ppm， PD 不要超过 100uW，CL 选用 6~8pf 的。
+ E7 N0 _0 U1 f6 q) y3 y! ~2 K5. 建议预留 VCAP 和 PB6 pin 的测试点，以便后续测试高速晶体的启振时间。
6. PA10 建议预留测试点。

04小结

为方便客户、代理 FAE 更好地理解 DEMO 板的原理图，以便客户项目顺利进行， 以及方便后续的测试和调试，这里特意分享以上章节针对不同 DEMO 板的原理图和设计事项做了说明。

- l2 A3 U' D( _8 C$ [

转载自： STM32单片机

如有侵权请联系删除

! Z. P0 x/ y' X  e; Y* f+ r. A$ H

% ~3 T1 r" i# V( D8 F- u) L
) `, B; Q$ B+ l8 ]  J
/ x& Z3 F8 M2 M/ L/ S