你的浏览器版本过低,可能导致网站不能正常访问!
为了你能正常使用网站功能,请使用这些浏览器。

【经验分享】STM32F10X-架构

[复制链接]
STMCU小助手 发布时间:2021-11-28 22:00
STM32F10xx系列单片机是意法半导体推出的ARM核心32bit单片机。性价比非常高,真正做到了高性能、低价格并且极易使用,因此受到了工程师和应用厂商的共同青睐。
3 x9 m% g  H1 R9 C$ j$ s5 @* V7 q5 Z" Q: g+ E2 C4 W+ S& P9 j/ u
1. ST和ARM
% l) Q+ J* H  t6 `2 h, BST是半导体设计、制造公司,它设计并生产芯片。/ F/ V* _! e9 e" L0 i6 g
ARM是知识产权(IP intellectual property)供应商,它的产品是ARM内核(只做设计)。
) @& q3 k# _' J3 x
$ L# i0 p6 c* }& M( _' q: p& m3 k对于STM32F10XX,其中CPU是ARM公司设计的,其他部分是ST公司设计的,整个芯片是ST公司制造的。
* r0 X9 m9 I7 L0 x; N2 r; n8 M! k/ e3 Y
2. STM32F10X
4 q) p/ V" t4 b1 e, c$ }- ~3 i1 F5 w5 R对于一个MCU(microcontroller unit),就像它的名字一样,其主要角色就是一个控制器(controller)而且是一个微(micro)控制器,并且它自成一个单元(unit),因此它是一系列组件的结合。
* P6 L5 P/ i- N9 i1 B这些组件包括CPU(中央处理器)、ROM、RAM、总线、各种被控制设备(外设)等等。。。! x1 }( s  G0 |, N( F1 [
* Q: c  \  a1 M% t- g1 e
2.1 STM32F10X系统架构
8 ~2 P  `; f. Q# y简单一点,所谓的系统架构就是:MCU里面有哪些东西?这些东西是怎么布置(连接)的?/ j7 M% H0 ~6 f+ g
通过这幅框图(来自野火的资料),理解它的架构就足够了:' o( v" ^4 d0 o1 Z$ [) Z9 x7 ?

2 }4 \6 b. e: F
20180109221349793.png
: F, u6 C8 l% b. X1 m$ a7 l3 H

- E. J+ b! |5 w+ `8 k通过上面框图可以看到MCU的组成:
: `3 _3 X8 M* X- k$ J- G
1 l/ d! {- C, mICode总线;
, j1 e2 a; B0 ^. `; K& v驱动单元;5 M( t1 @, q1 R: S* H4 j) m
被动单元;, g- K* y. `3 c$ w
总线矩阵;
0 W' Q( U- ]$ w4 {% c: x+ y; I2 k其中:
$ I0 s' D; a8 t: B5 R; p1.ICode总线:该总线将Cortex™-M3内核的指令总线与闪存指令接口相连接。指令预取在此总线上完成。
" R8 k* A. E$ i2 i1 H: g
% k( ^. }  V( e# O8 X4 C/ ~0 b. L2.驱动单元1 V5 h! P4 B; P. F. z9 s
DCode总线:该总线将Cortex™-M3内核的DCode总线与闪存存储器的数据接口相连接(常量加载和调试访问)。; \" N' s/ y3 h$ I
DCode 中的 D 表示 Data,即数据,那说明这条总线是用来取数的。 我们在写程序的时5 V8 q+ _. F+ g
候,数据有常量和变量两种,常量就是固定不变的,用 C 语言中的 const关键字修饰,是放% {4 o( G! d9 H- _: M
到内部的 FLASH 当中的,变量是可变的,不管是全局变量还是局部变量都放在内部的
8 E/ P0 B# y! I/ A2 j& V8 n) Z: L9 CSRAM。 因为数据可以被 Dcode 总线和 DMA 总线访问,所以为了避免访问冲突,在取数的
! @0 V1 U4 G  e时候需要经过一个总线矩阵来仲裁,决定哪个总线在取数。; Y9 k: J. V; D' C0 y7 n
+ ~" c5 Y: N* C  t& T
系统总线:此总线连接Cortex™-M3内核的系统总线(外设总线)到总线矩阵,总线矩阵协调着内核和DMA间的访问。1 n+ m8 Y" `: q# \% I
系统总线主要是访问外设的寄存器,我们通常说的寄存器编程,即读写寄存器都是通
0 W+ b5 v) ]3 x0 C5 b4 Q过这根系统总线来完成的。
1 w# d/ r! g9 w' J1 F9 w, h
* {* R4 n: j2 X- m( P5 [! oDMA 总线:DMA 总线也主要是用来传输数据,这个数据可以是在某个外设的数据寄存器,可以在
4 i; H% z, @8 A9 LSRAM,可以在内部的 FLASH。因为数据可以被 Dcode 总线和 DMA 总线访问,所以为了
4 Y3 H' R) h3 x+ f! B" X" {避免访问冲突,在取数的时候需要经过一个总线矩阵来仲裁,决定哪个总线在取数。- f- ?- X: I$ y3 K# |
+ X* P* z5 n/ f$ f7 P$ F
3.被动单元
& Q! @" ~( w. S内部的Flash:用于存放指令和只读数据,也包括未加载的程序的存储以及用户自由存储的数据;
+ K: X; ]! R- `/ y  X& ?8 l
4 _' t: A# |# f1 S. ]内部SRAM:用于全局变量和堆栈的开销;
( U1 i% H1 z2 }* ?
9 K! Y' U* A# H: y/ @4 V. sFSMC:flexible static memory controller,可用于扩展设备。
7 p) s* b! v  s9 F# e' }& g" W% E
( E+ F5 O; b+ b) `3 oAHB到APB的桥:APB1和APB2上挂载者各种外设,它们速度相对较低,因此使用AHB到APB的桥来衔接。
& V$ J( [  X, u" O
5 L$ K9 T* G' A7 {! J' _4.总线矩阵:总线矩阵协调各个总线之间的访问仲裁,仲裁利用轮换算法。
1 i& ^1 ]# M4 ]1 a1 L+ Z# }
4 s; G' q& }" e& f) w来个更详细的:
9 ^- l8 d# j- Z- f1 K3 \: N' w* S$ @
6 D/ Y' d! B) o
20171008215908352.png

1 `  {9 F9 L4 u
2 A  D6 P! R! H: M5 k小结:
% r" N+ L  {( m; E7 M! B芯片内各个组件都连接到各自总线->各个总线都连接到总线矩阵->总线矩阵协调各个总线之间的访问仲裁。
% M7 n- I3 W8 U' M! Z6 u# S- `0 s0 i6 v0 L4 s$ r- X+ i0 n5 @$ v
2.2 存储器映射; u! e3 F! w# i5 j3 v
为使CPU能控制芯片中的每个被动单元,这些被动单元的每个组件就必须要有一个确切的地址。, g4 u( @, O7 N" D9 y, V
各个组件和4GB地址空间的对应关系就是储器映射。
; K. ~! M1 d( j# r$ D# j. Y程序存储器、数据存储器、寄存器和输入输出端口被组织在同一个4GB的线性地址空间内。可访问的存储器空间被分成8个主要块,每个块为512MB。9 D/ M3 b; p) i

- c" V" G, E' ~& h" }+ J& {数据字节以小端格式存放在存储器中。其他所有没有分配给片上存储器和外设的存储器空间都是保留的地址空间。(没有分配的不要用,是系统保留的,用了会出问题。)
9 u5 Z& R6 E9 j0 e$ I( |" H9 M0 E; u+ \4 [+ ~# G
知识点:
2 g' b, r  p  R- 小端:低尾端,即字节序的尾端存储在低地址的存储单元。
! P4 W& O: l0 u' g/ \- X( B0 n- 大端:反过来即是。
( r  }2 Q" x  X' N- N$ X2 {4 Q
8 x3 z; j* |  `3 B' ~! h
20180109234328555.png
, K) t/ y- Z) ]% [

- u7 ]6 s1 B8 E- `6 E8 d
20180109234349018.png
& H7 u( y8 f$ s/ @5 W, Y

8 i( b1 F- y" G6 l) z2 ^5 K: W- m. N9 W3 ?+ p- a5 E* k3 d
存储器映射图:
, R# d9 v6 x1 a3 {/ R0 D5 s! ]' `4 Y' ]5 B+ M: T
20171008212445843.png
8 I' U; [" Y/ ^# S& H6 A: F

( }' r" Q6 [7 ~0 C( ~( J1 j其实,上面的具体分配是ST做的,但是ARM提供了一个框架,ST具体了每个组件的地址。下面是ARM的存储器映射框架:
4 y. s8 M5 [' p# ^, i. G6 u
+ U) D" F: M/ A
20171008212742087.jpg
7 W/ s. U% c+ d: p2 p6 V0 ~- ^

3 \% c; j* _) c! V3 I1 n; c) S2.3 寄存器映射
7 w$ x# M# k, c" `% z在block2地址块中编排的是外设寄存器的地址。
5 n+ ?0 f6 b! z, |* v外设寄存器是用来控制外设或缓存外设数据的数字电路结构。在本质上,它们和存储器(如FLASH或SRAM)没什么区别,都是不同功能的数字电路。只是在应用上主要用于外设的访问和控制。1 q2 e: C$ v8 V7 o
  @4 q  i9 W7 U& L5 a
映射的定义没有改变,就是对应关系。
$ G, P: Y' e  P6 u7 [% u, l寄存器映射是指:一个(寄存器的)地址与一个(我们取的)名字的对应关系。有了这样的映射关系,在写程序时就可以用一个符号来代指一个寄存器,而不要通过一个个地址来代指,大大地方便了程序的编写(特别是C语言程序)。
: L! u& R- Z" q1 d4 V, @+ u
4 w6 q+ d6 M, V6 b- j+ i* e3. Cortex系列处理器
) v7 I( p  f- U! |+ o前面简单地看了看STM32的功能结构,在单片机中最重要的一部分便是CPU,往往,我们在做应用时与它打交道是最少的,但对于整个单片机来讲,它是最重要的,也是最复杂的。
; Z0 N0 ~5 W& u( h2 c. ~$ M8 U% ?& U+ n% k9 J- b/ `: A
ARM公司设计的处理器自从ARM11(指令集版本为ARMv6)之后,命名为Cortex。
7 r% m( I2 O( l3 i7 E) @: PCortex分为三个系列,如下图(指令集版本分别为ARMv7-A、ARMv7-R、ARMv7-M):
* H$ ~1 g3 q! L! l* }7 ?
& p+ v. m  d$ c) I1 Z
20171005200602634.jpg
9 X8 k3 t. M' A" f$ ?. c

  `6 n, N9 y! n! e6 f' {# UCortex-A:Application,面向尖端的基于虚拟内存的操作系统和用户应用。6 N# N) z6 ~3 _) y
Cortex-R:Realtime,面向实时应用。
' @+ d: x: O4 `" e+ c6 V0 A6 yCortex-M:Mircocontroller,面向微控制器。
/ d: }; B/ e) j# E& G1 ?8 sARM指令集架构历史回顾:! p( p/ Z" h+ Q3 s5 \. W
6 j- u8 h6 [- p1 a1 a! D
20171008220837412.png

  p; K4 [3 V* u8 Q1 O5 s2 J4 Q* ]: X/ k
$ K4 d; l4 \9 Y0 Y- Q1 J. b! K3.1 Cortex-M家族:
* |' @7 Y$ ^& L1 `+ s2 \- Q" _3 f4 B  b8 h# G( I
20171008221249447.jpg
# n2 f% k0 c1 T& h- d' e9 v$ f; m: S
7 c( J8 A; ~' X, z7 N( }% M' n. U) u
3.2 Cortex-M结构
4 I1 k2 N& Q; ~! I和其他哈佛结构的精简指令集CPU一样,Cortex-M3的指令总线和数据总线是分开的,这样的设计大大提高了执行效率。
4 b0 g6 t6 O" T4 F5 L' L2 M) a8 |5 n  @
2 w: G  `# O7 k& G0 E8 q9 }这货比较底层,也没什么好说的,不是太简单而是太复杂,不懂,所以不敢乱说。+ P1 w0 a7 p3 j) Z& @

3 G4 q( Y0 h- f5 B; G看图:
) @9 `2 V) C' \; @* r- p: ~( h/ G6 L5 g$ T9 L% C
20171008223025929.png

9 \4 h$ k' ~$ n/ l1 j1 Z3 ~" e/ D2 P7 U8 X* l5 \
20171008222936589.png
/ l( p1 i* z, B* Y$ H$ K. S8 W
9 L  b: g9 ~& F' U' }1 o1 \
0 B$ I0 A- O/ I; F( ]

& j7 L( h& W, b* |4 p) r内核的详细知识请看一本书:
6 G/ I4 d" X0 _- i! K) k% }# RCortex-M3 权威指南
& N4 s  V& g8 X0 xJoseph Yiu 著8 c$ {# V1 R5 i! B  k' V' y4 d/ ~
宋岩 译, }. D8 F5 ]/ F; B8 ?; ^

  C+ L3 O8 S9 x* S: p, m4. 小结
5 q" I9 u2 Y, u9 }% B7 q主要描述了基于ARMv7架构的Cortex-M3内核的STM32F10XX芯片的架构。它包括:
+ z1 B& C2 u, y! h" g
/ X: Z$ C  n. l& h; Y! R8 {哈佛结构的Cortex-M3内核(单片机的核心)。
* o9 g: c$ f; o+ v驱动设备:数据总线、系统总线、DMA1、DMA2.# Q8 n* e0 s- G" q1 L2 Q
被驱动设备:嵌入式片上Flash、片上SRAM、FSMC、总线桥以及各种外设。; _& [7 [& }/ b5 V! a0 f
连接各个总线的总线矩阵。3 U5 B" u6 c0 O* l
还描述了存储器的映射关系。. o  k3 Z4 x) N: `6 {4 ]
意思意思了一下Cortex-M3内核。6 L5 [) x* j1 ^) D% L, C3 V

- p. K  h" M% l& b. v/ K
% I9 ?3 {+ g  I
. ^. d8 B4 O% i
收藏 评论0 发布时间:2021-11-28 22:00

举报

0个回答
关于
我们是谁
投资者关系
意法半导体可持续发展举措
创新与技术
意法半导体官网
联系我们
联系ST分支机构
寻找销售人员和分销渠道
社区
媒体中心
活动与培训
隐私策略
隐私策略
Cookies管理
行使您的权利
官方最新发布
STM32N6 AI生态系统
STM32MCU,MPU高性能GUI
ST ACEPACK电源模块
意法半导体生物传感器
STM32Cube扩展软件包
关注我们
st-img 微信公众号
st-img 手机版