有人使用STM32F4芯片验证SPI功能。当使用片内两个SPI模块基于中断方式进行收发时，发现总是出现接收数据丢失的情况，貌似总丢失末尾2个数据。代码使用HAL库提供的API函数。这是怎么回事呢？

/ ?9 l3 `, Q) c; e; o2 {我拿STM32F407开发板进行验证测试。使用SPI1做发送，SPI3做接收，都使用中断方式。
% Q# ]6 P: B8 p: g( v- F# y
0 d* g7 r" O5 i  P7 V

0 T! k( {( `5 w" q! n8 f很快重现了问题现象，即发生接收数据丢失的情形。见下图验证结果，发了8个数据，只收到6个数据。
! W3 s9 |' C1 E' @
5 A/ s) K& |& U5 Q+ o

现在是同一颗芯片，即同一CPU基于中断方式完成收发。怀疑会不会是不同SPI收发模块中断优先级的安排不合理导致的问题。如果二者优先级一样的话，这里的发送中断往往先于接收中断的产生，势必会出现接收不及时的情形。通过对代码跟踪调试，也的确发现了SPI接收溢出的现象，即接收数据提取不及时。
: \5 L( t) u$ t  U
6 U% O- c/ ?; P4 x( H2 n: U8 j

# a  \( V: C9 [1 ]) l; d这样分析下来，感觉数据丢失应该跟通信速率有关，丢失数据的多少不应该固定。于是，我大幅度提升SPI通信速率再行测试，果真丢失的数据更多了。见下图测试结果，发8个数据只收到1个数据。【前面测试时SPI波特率是5.25Mb/s,现在改为21Mb/s了】


8 T: }' |+ N* @/ \% v
" \, ?0 o; y$ A- U: Y我将SPI3接收中断的优先级调得比SPI1发送中断的还高，如下图所示。



4 J/ r* |1 H& d3 T基于重新调整中断优先级后的代码再做测试，结果就完全正常了。
5 c6 Q- \( b& G0 R
& z) L$ p" y+ S  X

当然，我们还可以有其它灵活处理的办法。比方发送用中断，接收用DMA，或者发送用轮训，接收用中断或DMA，或者都用DMA方式也行。
% J, V- i  s' S% B+ J  W7 F# Z" ]
这里的核心问题是中断优先级没有合理安排好。STM32 ARM核中断的内容不多，不过内容不多的东西往往意味着使用上更为灵活。好，今天的话题就分享到这里。
( C* ^  O5 E8 i% z1 h* s1 M, h; R
3 Z4 w( P; V; v+ ^3 Q: a6 T9 e, A转载自： 茶话MCU
$ J6 M2 Q2 [; \8 L! E) n如有侵权请联系删除


; p, e9 C4 i$ @6 i8 c