7 u* w8 V5 h' @3 [: R

有人使用STM32F4芯片验证SPI功能。当使用片内两个SPI模块基于中断方式进行收发时，发现总是出现接收数据丢失的情况，貌似总丢失末尾2个数据。代码使用HAL库提供的API函数。这是怎么回事呢？
' m( ]( `1 M( a& R* A
我拿STM32F407开发板进行验证测试。使用SPI1做发送，SPI3做接收，都使用中断方式。

6 f$ a: j5 R% d3 K9 w, H
0 w* t' }4 A* |
很快重现了问题现象，即发生接收数据丢失的情形。见下图验证结果，发了8个数据，只收到6个数据。
  n. H* o# [# c$ a& w! |! D
' K4 s1 r8 P4 n$ T
$ j& O8 Y6 N4 z" C9 v
( I2 d. Y. @/ W$ N现在是同一颗芯片，即同一CPU基于中断方式完成收发。怀疑会不会是不同SPI收发模块中断优先级的安排不合理导致的问题。如果二者优先级一样的话，这里的发送中断往往先于接收中断的产生，势必会出现接收不及时的情形。通过对代码跟踪调试，也的确发现了SPI接收溢出的现象，即接收数据提取不及时。

7 C$ \# K. d& V$ {5 i

3 c- Q! y4 X2 J; S# r; m# H0 ]# E这样分析下来，感觉数据丢失应该跟通信速率有关，丢失数据的多少不应该固定。于是，我大幅度提升SPI通信速率再行测试，果真丢失的数据更多了。见下图测试结果，发8个数据只收到1个数据。【前面测试时SPI波特率是5.25Mb/s,现在改为21Mb/s了】
; |/ W( I1 w5 d/ T* s) ^! ?

# F+ f2 N. O. \7 {9 ^( _# ^; r
, j- a( c$ |4 h$ y' A我将SPI3接收中断的优先级调得比SPI1发送中断的还高，如下图所示。


$ s8 K- r9 Y4 R+ b* A
: d) ~. @; o5 ]6 M9 ?基于重新调整中断优先级后的代码再做测试，结果就完全正常了。

' x) |; B- `. t4 P/ T8 J  o4 y
& ?* t: \, n6 h, O( _' z
当然，我们还可以有其它灵活处理的办法。比方发送用中断，接收用DMA，或者发送用轮训，接收用中断或DMA，或者都用DMA方式也行。

5 N- w$ u8 m8 U这里的核心问题是中断优先级没有合理安排好。STM32 ARM核中断的内容不多，不过内容不多的东西往往意味着使用上更为灵活。好，今天的话题就分享到这里。

6 K, h+ d# y4 d' \9 i1 i& C转载自： 茶话MCU
如有侵权请联系删除



$ V  ~" U6 p& X0 c2 ]; ?6 k