6 ]. {; n' d4 F" a* Q" e3 J
, U% b0 w( B% a3 [+ L; H8 u. W有人使用STM32F4芯片验证SPI功能。当使用片内两个SPI模块基于中断方式进行收发时，发现总是出现接收数据丢失的情况，貌似总丢失末尾2个数据。代码使用HAL库提供的API函数。这是怎么回事呢？
" i3 X. D; o" D6 j) U
* A0 G4 P8 ?: }  P" O我拿STM32F407开发板进行验证测试。使用SPI1做发送，SPI3做接收，都使用中断方式。
; c& q  p, e% y; O
" `' K. }% u% L* l& S" i8 k

: j0 P# a$ i8 U! I很快重现了问题现象，即发生接收数据丢失的情形。见下图验证结果，发了8个数据，只收到6个数据。
# ]8 Y  l9 U' g& o, |- v7 ~' N' e
& `! {2 L2 Z" J' Q- k: F; S

现在是同一颗芯片，即同一CPU基于中断方式完成收发。怀疑会不会是不同SPI收发模块中断优先级的安排不合理导致的问题。如果二者优先级一样的话，这里的发送中断往往先于接收中断的产生，势必会出现接收不及时的情形。通过对代码跟踪调试，也的确发现了SPI接收溢出的现象，即接收数据提取不及时。

+ w1 D* B- M6 x5 c1 M; t" i( X
% Y& D3 y  ^/ A% t; B! O  U/ |# |/ t
这样分析下来，感觉数据丢失应该跟通信速率有关，丢失数据的多少不应该固定。于是，我大幅度提升SPI通信速率再行测试，果真丢失的数据更多了。见下图测试结果，发8个数据只收到1个数据。【前面测试时SPI波特率是5.25Mb/s,现在改为21Mb/s了】
+ w4 A* m) a8 }; Q
! b: M* ~' N7 g

) x1 r+ u6 |$ f3 h4 w我将SPI3接收中断的优先级调得比SPI1发送中断的还高，如下图所示。



$ d+ C) v2 ^* K6 L  C% I基于重新调整中断优先级后的代码再做测试，结果就完全正常了。
& `$ g) \& j/ n- f& ^. w4 e

/ a1 G; W6 |/ ]5 |+ k5 h
当然，我们还可以有其它灵活处理的办法。比方发送用中断，接收用DMA，或者发送用轮训，接收用中断或DMA，或者都用DMA方式也行。

* M. A4 q# ], b. o9 M- F) H' o这里的核心问题是中断优先级没有合理安排好。STM32 ARM核中断的内容不多，不过内容不多的东西往往意味着使用上更为灵活。好，今天的话题就分享到这里。

  P5 L; ?* C) v$ h3 P3 t- z* F: d转载自： 茶话MCU
如有侵权请联系删除
; C" [$ \5 D5 j1 B; Y/ a; w* V0 ~+ A- v